ГОСТ Р 50833-95

ГОСТ Р 50833-95

ГОСУДАРСТВЕННЫЙ СТАНДАРТ РОССИЙСКОЙ ФЕДЕРАЦИИ

интерфейс многоуровневый системный мси СИСТЕМЫ ЭЛЕКТРОННЫХ МОДУЛЕЙ

ОБЩИЕ ТРЕБОВАНИЯ К ЛОГИЧЕСКОЙ ОРГАНИЗАЦИИ

Издание официальное

эо ОС

ГО '-Д

ГОССТАНДАРТ РОССИИ

М о с к н а

II р е д и с л о в и с

• 1 РАЗРАБОТАН И ВНЕСЕН Техническим комитетом по стандартизации ТК 323 «Авиационная техника»

• 2 УТВЕРЖДЕН И ВВЕДЕН В ДЕЙСТВИЕ Постановлением 1 не

стандарта Российской Федерации от 31.10.95 № 557

• 3 ВВЕДЕН ВПЕРВЫЕ

© ПИК Издагсльс1во сгаидарнж. 1996

Настоящий стандарт не может быть полностью или частично воспроивведен. iupa жировая и распространен в качестве официальною ивлания бе в разрешения lovciaii тарга России

Содержание

• 1 Область применения и назначение

• 2 Обозначения и сокращения

• 3 Основные характеристики

• 4 Структура и состав логических средств

• 5 Протокол арбитража на параллельной магистрали

• 6 Протокол цикла передачи данных на параллельной магистрали

• 7 Протоколы диагностирования и инициализации на параллельной магистрали

• 8 Протокол последовательной магистрали

• 9 Протокол взаимодействия в системах на базе интерфейса МСИ

Приложение А Примеры модулей, магистралей и систем, реализуемых с помощью интерфейса МСИ

Приложение Б Временные диаграммы функционирования логических средств интерфейса МСИ

ГОСУДАРСТВЕННЫЙ СТАНДАРТ РОССИЙСКОЙ ФЕДЕРАЦИИ

ИНТЕРФЕЙС МНОГОУРОВНЕВЫЙ СИСТЕМНЫЙ МСИ СИСТЕМЫ ЭЛЕКТРОННЫХ МОДУЛЕЙ

Общие требования к логической организации

MSI multilevel system interface of electronic modules system. General requirements for logical organization

Дата введения 1996—07—01

• 1 ОБЛАСТЬ ПРИМЕНЕНИЯ И НАЗНАЧЕНИЕ

  • 1.1 Настоящий стандарт распространяется на интерфейс МСИ магистрально-модульных одно- и многопроцессорных информационно-измерительных и управляющих систем (далее — интерфейс МСИ).

  • 1.2 Интерфейс МСИ, предназначенный для сопряжения с малой избыточностью составных частей систем (электронных модулей) магистрально-модульных радиоэлектронных средств, представляет собой согласованный иерархический ряд по уровням сложности как логических протоколов, так и вариантов физической реализации.

  • 1.3 Интерфейс МСИ является многофункциональным интерфейсом и используется в качестве:

• - внутрисистемного, системного и межсистемного интерфейса;

• - периферийного интерфейса устройств ввода-вывода;

• - интерфейса программируемых приборов.

• 1.4 Интерфейс МСИ применим в системах с произвольной совокупностью магистралей и модулей. Он независим от конкретных типов микропроцессоров, архитектуры и структуры устройств, оптимизирован под задачи осуществления коммуникаций. Интерфейс МСИ создает основу для унификации программного обеспечения через унификацию архитектуры модулей, вводя стандартный набор регистров управления-статуса и базовых коммуникационных протоколов.

Издание официальное

На рисунках А.1—А.4 приложения А показаны примеры модулей, магистралей и систем, реализуемых с помощью интерфейса МСИ.

• 1.5 Магистраль интерфейса МСИ может иметь различное функциональное назначение, например:

• - магистраль процессора или его локальной памяти;

• - магистраль ввода-вывода;

• - локальная или системная магистраль любого иерархического уровня системы.

Модуль интерфейса МСИ может иметь сложную иерархическую организацию, т. е. состоять из набора внутренних магистралей и модулей.

• 2 ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ

А — адрес (* — произвольный);

АИ — адрес источника;

АР — автономный режим;

АЦП — аналого-цифровой преобразователь;

БА — базовый адрес;

БЗ — буферная зона;

БР — бит резерва;

ВА — внутренний адрес;

ВБ — величина блока данных;

ВТА — вторичный адрес;

ГГ — групповая готовность;

ГЗ — готовность задатчика;

ГН — готовность исполнителя к нечетной фазе цикла;

ГО — групповое обращение;

ГФ — готовность фазы;

ГЧ — готовность исполнителя к четной фазе цикла;

Д — данные;

ДМ — доступ к магистрали;

ДП —доступ получен;

ДР — доступ разрешен;

ДТ — доступ по требованию;

ДВЗ — действующий задатчик;

ЗА — задатчик автономный;

ЗД — запрос доступа;

ЗИ — задатчик интерфейсным

ЗМ — задатчик магистрали;

30 — запрос обслуживания;

ЗП — запись;

ЗС — задатчик связи;

ЗФ — задержка фазы;

ЗБИ — задатчик интерфейсный с буфером данных;

ЗБС — задатчик связи с буфером данных;

ЗДИ — задатчик дуплексный интерфейсный;

ЗПА — запись в автономном режиме;

ИА. — исполнитель автономный;

ИЗ — идентификатор задатчика:

ИИ — исполнитель интерфейсный;

ИМ — исполнитель магистрали;

ИН — инициализация начальная;

ИП -идентификатор-приоритет;

ИС — исполнитель связи;

ИБС — исполнитель связи с буфером данных;

интерфейс МСИ — многоуровневый системный интерфейс; К — контроль;

КЗ — код завершения;

КК — код конца обращения;

КМ — код модуля;

КН — код начала обращения;

КО — конец обращения;

КР — команда в регистре управления;

КЧ — команда чтения;

KU — конец цикла;

ЛА — логический адрес;

М — магистраль;

МА — модификатор адресного пространства;

МД — множественный доступ;

МП — микропроцессор;

МР — модификатор разрядности;

МС — модификатор связи;

МТ — маршрутная таблица;

МЛ Р — младшие разряды;

НД —неготовность данных;

НИ — нет импульсов;

НП — неготовность питания;

НС — неготовность к связи;

НФ — недействительная фаза;

НМД — накопитель на магнитном диске;

ОЗ — обслуживающий задатчик;

ОП — обслуживание передано;

ОР — обслуживание разрешено;

ОЗУ — оперативное запоминающее устройство; П — приоритет;

ПА — позиционный адрес;

ПБ — пересылка в буфер;

ПД — пространство данных;

ПЗ — пользовательская зона;

ПП — приоритетное пространство;

ПР — пуск разрешен;

ПС — пространство связи;

ПЧ — проверка четности;

ПДИ — приоритет доступа к исполнителю;

ПЕР — передатчик;

ПРБ — прибор;

ПРЗ — претендующие задатчики;

ПРИ — претендующие исполнители;

ПРК — приемник;

РА — регистр (внутреннего) адреса;

РВ — регистр вектора прерываний;

РГ — регистр групповых маршрутов;

РД — регистр данных;

РЗ — регистр запросов;

РИ — регистр источника обслуживания;

РК. — регистр конечного адреса;

РЛ — регистр логического адреса;

РМ — регистр масок;

PH — регистр начального (текущего) адреса; РО — регистр ошибок;

РП — регистр приоритета;

PC — регистр счета (байтов);

РТ — регистр таймера;

РУ — регистр управления;

СБ — сброс блока;

СВ — синхроввод (сигналов с магистрали);

СЗ — сквозная зона;

СИ — старт/исполнение;

СМ — связь с магистралью;

СО — старт обращения;

СП — синхропереключение (сигналов на магистрали);

СП — старт цикла;

СРП — сохранение режима подчиненности;

СТР — старшие разряды;

ТВ — время ввода (сигнала в модуль);

ТД — требование доступа к магистрали;

ТЗ — тайм-аут задатчика;

ТИ — тайм-аут исполнителя;

ТК — тест/калибровка;

ТЛ — время распространения сигнала по всей длине линии магистрали;

ТО — требование обслуживания;

ТП — время переключения (выходных сигналов модуля);

ТТ — период генератора тактирующих синхросигналов СП и СВ; ТЦ — длительность цикла передачи данных;

ТТУ — терминал;

У — управление;

УЗ — управляющая зона;

ФВ — фаза входа (в арбитраж);

ФД — фаза (передачи) данных;

ФЗ — фаза завершения;

ФО — фаза обращения;

ФП — фаза получения (доступа) или передачи (30);

ФС — фаза сравнения (приоритетов),

ФС1 — фаза сравнения для старших разрядов кода приоритета; ФС2 — фаза сравнения для младших разрядов кода приоритета; ЦАП — цифроаналоговый преобразователь;

ЦП — центральный процессор;

ЧУ — четность сигналов управления;

ЧБ — четность байтов;

ЧС — число слоев памяти;

ЧТ — чтение;

ШР — шина с раздельными линиями А и Д;

ШС — шина с совмещенными линиями А и Д.

• 3 ОСНОВНЫЕ ХАРАКТЕРИСТИКИ

  • 3.1 Интерфейс МСИ имеет:

• - ускоренный поиск источников информации и программ ее обработки;

• - распределенное программируемое управление магистралью;

• - контроль, диагностирование и обеспечение резервирования магистрали и электронных модулей для построения отказоустойчивых систем.

• 3.2 Основным принципом функционирования систем с интерфейсом МСИ является принцип автономной и независимой работы каждой магистрали при способности к установлению необходимых связей между ними через связующие модули во всем объеме системы.

• 3.3 Взаимодействия модуля, инициировавшего обмен в системе с интерфейсом МСИ, подразделяют на индивидуальные и групповые.

Все многообразие индивидуальных одноадресных взаимодействий выражается через комбинации двух элементарных взаимодействий:

• - двух модулей через сопрягающую их магистраль;

• - двух магистралей через сопрягающий их модуль.

Групповые взаимодействия включают в себя операции арбитража, запись данных в группу модулей, групповой опрос готовности модулей, двухадресные циклы передачи.

• 3.4 Протоколы магистрали интерфейса МСИ представляют собой единый иерархический ряд по уровню сложности; для выбора того или иного уровня используются модификаторы, что позволяет избежать избыточности в простых системах. По принципу передачи информации магистрали интерфейса МСИ могут быть параллельные и последовательные. Протокол последовательной магистрали является аналогом протокола параллельной магистрали, но с заменой параллельной передачи команд и данных на последовательную.

• 3.5 В зависимости от режима работы и длины магистрали интерфейс МСИ обеспечивает частоту передачи данных, как указано в

• 5.1.2 (таблица 14).

• 4 СТРУКТУРА И СОСТАВ ЛОГИЧЕСКИХ СРЕДСТВ

4.1 При взаимодействии двух модулей через магистраль один из них должен выполнять функции задатчика — модуля, выдающего команды на магистраль, а другой — исполнителя — модуля, исполняющего принимаемые с магистрали команды. Сопрягающий модуль, подключаемый к двум магистралям, может выполнять функции задатчика или исполнителя с каждой из сторон.

4.2 Основные функциональные типы исполнителей приведены в таблице 1.

Таблица 1

Тип исполнителя	Назначение
ИА	Модуль, имеющий цифровую связь и получающий команды только от одной магистрали (МСИ)
ИИ	Модуль, сопрягающий магистраль с внешним устройством; по отношению к устройству выступает как источник команд, получая их с магистрали
ИС	Сопрягающий модуль, который обеспечивает связь между двумя магистралями, принимая команды с обеих сторон

Составной частью исполнителя является узел запроса обслуживания, с помощью которого исполнитель может обращаться к соответствующему источнику программ через магистраль. Исполнитель может иметь несколько однотипных каналов, например измерения или управления, а также может содержать буфер данных.

4.3 Основные функциональные типы задатчиков приведены в таблице 2.

Таблица 2

Тип задатчика	Назначение
ЗА	Модуль, содержащий источник (буфер) команд и имеющий цифровую связь только с одной магистралью
зи	Модуль, осуществляющий сопряжение источника команд с магистралью и передающий от него команды на магистраль
зс	Сопрягающий модуль, который на одну передачу (блока) данных берет на себя функции источника команд для обеих сопрягаемых магистралей

Задатчики последних двух типов являются сопрягающими задатчиками; они имеют узлы — исполнители получаемых команд. Задатчик может быть дуплексным, т. е. быть образованным сочетанием двух ориентированных в противоположные стороны задатчиков одного типа.

Составной частью задатчика многопроцессорной магистрали является узел запроса доступа, с помощью которого производится арбитраж запросов доступа на магистраль. Задатчик может также иметь буфер данных, что делает его способным к работе в режиме автономной связи с одной из магистралей.

• 4.4 Магистрали, сопрягаемые через задатчики, могут иметь различную соподчиненность в соответствии с таблицей 3.

Таблица 3

Вид соподчиненности	Определение
Главная магистраль	Магистраль, с которой поступают команды на сопрягающий задатчик
Подчиненная магистраль	Магистрхль, на которую выставляет команды сопрягающий задатчик

Если ЗИ дуплексный, роли магистралей могут меняться во времени местами.

• 4.5 Логические средства интерфейса МСИ позволяют резервировать магистрали (2—3-кратное резервирование).

• 4.6 По магистралям МСИ могут передаваться группы сигналов, приведенные в таблице 4.

Таблица 4

Наименование группы сигналов	Назначение
Сигналы синхронизации	Группа сигнхтов, используемая лдя тактирования и синхронизации обмена информацией

Сип<алы при- Группа сигнхлов, необходимая для выявления наиболее приоритета оритетных запросов доступа к магистрали, запросов обслужи

вания и выявления обслуживающих задатчиков — с наименьшим текущим приоритетом, а также для указания идентификатора задатчика или его приоритета доступа к исполнителю

Окончание таблицы 4

Наименование группы сигналов	Назначение
Сигналы управления	Группа сигналов, необходимая для передачи команд, изменяющих состояние модулей
Сигналы адресов-данных	Группа сигналов, служащая для установления связи с модулями и для передачи информации
Сигналы контроля	Группа сигналов, служащая для оперативной передачи информации об ошибках в работе магистрали и модулей

Каждый стандартный сигнал обозначается двумя буквами, представляющими собой начальные буквы первых слов наименования сигнала. На параллельной магистрали сигналы передаются по одноименным линиям, а группам сигналов соответствуют одноименные группы линий, называемых шинами.

4.7 Сигналы синхронизации приведены в таблице 5.

Таблица 5

Сиг нал	Назначение	Кто выставляет	Кто принимает
СП	При появлении СП осуществляется переключение модулями сигналов на магистрали	Тактирующий модуль	Все модули магистрали
СВ	При появлении СВ осуществляется ввод сигналов с магистрали в модули	Тактирующий модуль	Все модули магистрали
гз	Синхросигнал, каждый перепад которого указывает на выставление команды и данных (записи) на магистраль и на то, что задатчик готов к выполнению команды	Действующий задатчик	Действующие исполнители
ГН	Первый фронт его указывает на селекцию адреса исполнителем, каждый срез ГН подтверждает готовность исполнителя выполнить полученную команду	Одни или ipynna действующих исполнителей	Задатчик и группа действующих исполнителей

Окончание таблицы 5

Сиг нал	Назначение	Кто выставляет	Кто принимает
ГЧ	Каждый срез ГЧ также подтверждает готовность исполнителя выполнить полученную команду	Один или группа действующих исполнителей. Задатчик в конце нечетного цикла	Задатчик и группа действующих исполнителей
гг	Срез ГГ показывает, что каждый из исполнителей проанализировал адрес и команду и что адресованная труппа исполнителей готова к выполнению команды	Все модули магистрали, способные к групповым операциям	Все модули магистрали, способные к групповым операциям

4.8 Сигналы приоритета приведены в таблице 6.

Г а б л и к а 6

Сигнал	Назначение	Кто выставляет	Кто принимает
ГД	Определяет участие задатчика в текущей очереди запросов доступа к магистрали	Задатчик, претендующий на доступ к магистрали	Действующий задатчик
ТО	Определяет участие исполнителя в текущей очереди на передачу вектора прерывания либо является требованием опроса	Исполнитель, претендующий на обслуживание	Действующий задатчик
дм	Сигнал, запрещающий арбитраж запросов доступа и занятие магистрали другими задатчиками	Задатчик, выигравший в предыдущем арбитраже ЗД	Все претендующие модули
Д7	Выставляется как команда начала арбитража ЗД или 30 или как требование продления цикла арбитража	Действующий задатчик в начале цикла арбитража, претендующие модули	Все модули, способные к групповым операциям

Окончание таб шцы 6

(иг нал	II пн пение	Кто ВИСТ 1РЛЯСТ	Мо прмлИМ К?
ИГ100- ИП07	Линии, на которые выставляется в цикле арбитража приорите! в унитарном коде, в первом такте цикла передачи — идентификатор задатчика и его приоритет доступа к исполнителю	Модули, участвую щие в арбитраже, в первом такте цикла передачи — действу юшии задатчик	Моду hi, учасгвую щие в арби граже испо гните in, имею щие iipiiopuiei нни ДОСТУП

4 9 Сигналы управления приведены в таблице 7

I I б 1 и ц а 7

Си1н и	11 он жние
MCI. МС2	Определяют коды обращения, адресного пространства приращения внутреннего адреса, завершения цикла передачи
МР1, МР2	Модификаторы разрядности адреса и данных в цикле передачи
СО	На совмещенной шине АД Указывает *гго в зависимости от кода на MCI МС2 в следующей фазе будет передаваться вторичный адрес идентификатор-приоритет, адрес источника или ве тчина б то ка данных сообщения
КО	На совмещенной шине АД указывает ’по 6 следующеп фазе 6удуз передаваться данные Одновременное наличие сигналов КО и СО на магистрали указы ваег, что линии адреса и данных раздельные и что в следующей фазе будут передаваться внутренний адрес и данные
311	Запись в исполнитель
СБ	Групповой сигнал в пределах машсграли Одновременное наян чие сигналов СБ и ДМ якчяется командой инициализации моду icn магистрали

Сигналы управления выставляются действующим задатчиком Они принимаются в первой фазе обращения — всеми исполнителями магистрали, в остальных фазах цикла передачи — действующими исполнителями

Окончание таи шцы 6

С ИГ Н.1Л	Нл*шиени<	Кто внетавляет	Кто приним кт
И1100-И1107	Линии, иа которые, выставляется в цикле арбитража приоритет в унитарном коде, в первом такте цикла передачи — идентификатор задатчика и его приоритет доступа к исполнителю	Модули, участвующие в арбитраже, в первом такте цикла передачи — действу ющии задатчик	МОДУЛИ, УЧДС1БУЮ-щие в арби граже. исполните hi. имею щие iipiiopniei iii.ni доступ

4.9 Сигналы управления приведены в таблице 7.

1 а б л и ц а 7

Сигнал	Иазна «ние
MCI. МС2	Определяют коды обращения, адресного пространства, приращения внутреннего адреса, завершения цикла передачи
МР1, МР2	Модификаторы разрядности адреса и данных в цикле передачи
СО	На совмещенной шине АД указывает, что в зависимости oi кода па MCI МС2 в следующей (разе будет передаваться вторичный адрес. идентификатор-приоритет, адрес источника или величина б тока данных' сообщения
КО	На совмещенной шине АД указывает что в следующей (разе будут передаваться данные Одновременное наличие сигналов КО и СО на магистрали \называет. что линии адреса и данных раздельные и что в следующей (разе будут передаваться внутренний адрес и данные
зп	Запись в исполнитель
СБ	1 рунповои сигнал в пределах магистрали Одновременное пали чие сигналов СБ и ДМ является командой инициализации моду ген магистрали

Сигналы управления выставляются действующим задатчиком Они принимаются в первой фазе обращения — всеми исполнителями магистрали. в остальных фазах цикла передачи - действующими исполнителями

ГОСТ ? 50833-95

• 4.10 Сигналами А и Д являются сигналы АД00 — АД63.

• 4.11 На параллельной магистрали сигналы Д на шине АД могут выставляться как параллельно с сигналами А (ШР), так и последовательно (ШС). Распределение сигналов А и Д для шины АД параллельной магистрали приведено в таблице 8.

Г а блица S

Сигнал	Назначение
АД00— АД13	ШС Адрес — в первой фазе обращения на линиях АД00—АД40; сигналы обращения или данных — в последующих фазах цикла передачи
АД00— АД15	ШР Адрес (младшие разряды) — в фазе обращения; внутренний адрес — в фазах передачи: младшая часть кода приоритета — в фазе завершения при наличии команды арбитража; инверсный порядок старшинства разрядов
АД16-ЛД31 АД32- АД63	Адрес (старшие разряды) — в фазе обращения; данные или внутренний адрес — в следующих фазах Адрес (старшие разряды) — в фазе обращения; данные — в следующих фазах

Сигналы на шину АД выставляются в первой фазе действующим задатчиком, как и в (разах записи; в фазах чтения — действующим исполнителем. Они принимаются: в первой фазе — всеми исполнителями магистрали, в остальных фазах записи — действующими исполнителями, а в фазах чтения — действующим задатчиком. На ШР в фазе завершения сигналы приоритета на линии А выставляются и принимаются претендующими задатчиками.

4.12 Сигналы контроля приведены в таблице 9.

Г а б л и ц а 9

Сиг нал	Назначение	К го высгарляет	Кто принимает
НИ	Фронт сигнала показывает что через 10 мс действительные значения напряжения питания магистрали выйдут из ус1ановленных номинальных	Источник питания	Модуль магистрх'ш

Окончание табшцы 9

Сиг нал	В инисние	Кто йнстшляет	Кто правим trt
НС	Свидетельствует о селекции обращения исполнителем, но об его неспособности к выполнению полученной команды или занятости другими задатчиками или о неполучении доступа ЗИ к сопрягаемой магис трали, а также о необходимости прекратить связь	Действующий исполнитель	Действующий задатчик
нд	Означает, что данные не обработаны, не приведены к необходимому формату, не буферизованы или не проверены (например, по четности) Сигналы НС и НД выставляются одновременно в случае обнаружения неисправимых ошибок в одной из фаз. они блокируют те КУЩИЙ цикл	Действующий исполнитель	Деисхъующни задатчик
ЧУ	Четность сигналов управления	Действующий задатчик	Действующий ИСПОЛНЯЮ 1Ь
чвз- ЧБ82	Признак четности сигналов на линиях ИП00-ИП07, АД00-АДО7 АДОВ—АД 10 ЛД16-АД23 ЛД24—АД31 /\Д32-ЛД39, АД40-АД47 АД4Х-АДЗЗ. АД:>6-ЛД63	Действующий при з. задатчик при 41 испо тигель	Действующий щиси исколите и» ении задатчик

4 13 Каждый соединитель должен содержать группу позиционных выводов ПВО—ПВ4, через которые в модуль постоянно вводится код его позиции на магистрали

4 14 Адресные пространства, которые может иметь модуль МСИ, перечислены в таблице 10

Таблица 10

Адресное ПрОСТр 1НСТВО	Назн гчение
П11	Область общей системном памяти, выделенной лея защищаемом информации, рекомендуется для хранения программ
пд	Область общей системной памяти, выделенной для решетров данных модуля
НС	Область общей системной памяти с унифицированным расположением регистров, с помощью которых осуществляются функции интерфейса установление связи, передача запросов, данных юн изменение состояния модулей

4.15 ВА модуля является непрерывный набор системных адресов, приписанных данному модулю в каждом из трех адресных пространств.

Внутренние адресные зоны, которые может иметь модуль, перечислены в таблице 11

Г а б л и ц j 11

Зонд	H ин 1 кине
УЗ	Первые 64 В/\ в ПС. предназначенные для распо юженпя унифицированных регистров
БЗ	Вторые 64 В/\ в ПС, предназначенные ;иы рсчисгроь приема и передачи сообщении либо (старшая по швина) для храпения паспортной информации о модуле
ИЗ	Зона о! 128-ю адреса до половины Bz\. предназначенная раз мещения регистров пользования
СЗ	«Окно» в старшей половине ВА для прямых (сквозных) обращении через узел инюрфеиса

4.16 Унифицированные регистры зоны управления модуля ин-тсрфеиса МСИ приведены в таблице 12

Табл и ц а 12

Pt гИсТр	Нон пение
РУ	Основной регистр управления и статуса модуля, младший байт РУ управляет и индицирует режим работы модуля, второй — режи мы связи, третий и четвертый — указывают на способы обращения, режимы адресации и передачи данных
РО	Содержит в унитарном коде в младшем байте — указатели ошибок данных во втором — ошибки связи, а в старших байтах — маски зтих ошибок При записи используется для селективного сброса регистров РУ
РМ	Маскирует запросы внутренних узлов, запрещает выставление сигнала 30 модуля от замаскированных (в унитарном коде) разря дов регистра запросов, а также блокирует ‘ггенне содержимого этих разрядов
РЗ	Служит для хранения и опроса готовности внутренних узлов или модулей При записи используется для селективного сброса разрядов регистра масок
РВ	Содержит идентификатор программы, обслуживающей текущее прерывание
РЛ	Содержит базовый адрес модуля
РТ	Опреде 1яет программируемые интервалы времени
РГ	Содержит в унитарноу! коде идентификаторы групповых обраще нип коман [ы по которым модуль исполняет
PH	Содержит в задатчике — косвенный адрес по которому он про изводит обращение, в исполнителе — полный или внутренним косвенный адрес, по которому к нему производится обращение
РК	Содержит последним адрес множественного цикла передачи или конечный адрес сообщения
РГ1	Содержит в двоичном коде приоритет доступа задатчика к магис трали цпи приоритет доступа к исполнителю а также идешифика-тор сгандаргною сообщения
РИ	Содержит адрес обе |ужив*нощего источника программ которому подчинен МОДУЛЬ

I ОС Г Р 50833-95

Окончание тио шин 12

Рс ШиТр	II ин пении
PC	Содержит в задггчиках — величину оставшейся части передавае мото массива данных в исполнителях — его переданную часть И р и м е ч а и и е — В модулях связи и дуплексных модулях РУ PC — двойные, они относятся к каждой из сторон сопрягающих модулей
РА	Программно недоступный регистр в котором запоминается ВА выставленный на матстрали
СМ	1рипер связи с машетрачью программно недоступен

4 17 Логически определенные интервалы времени в интерфейсе МСИ приведены в таблице 13

Таблица 13

Интерв иг времени	Зн пение
II	Время распространения сигналов по всей длине линии млн стр 1ЛИ
тт	Период ieiicpiTopa тактирующих синхросигналов СП и СВ
III	Время переключения выходных сигналов модуля (при натчии ею внутренней готовности) после появления на магистрат такти руюшею спнхросигната СП
IB	Время необходимое для ввода сиги шов в модуль пос ie появле ния на магистр ши тестирующего синхросигн ina СВ
гз	Преде1ьно допустимая длите !ьность ожидания доступ» к маш страли перед на илом цикла передачи
ти	Предельно допустимая длительность ожидания доступа к модулю |> цикле передачи

5 ПРОТОКОЛ АРБИТРАЖА НА ПАРАЛЛЕЛЬНОЙ МАГИСТРАЛИ

• 5.1 Тактирование магистрали, групповая синхронизация

• 5.1.1 Шины параллельной магистрали должны функционировать по конвейерному принципу.

• - выставление сигналов арбитража ЗД должно опережать выставление соответствующих им сигналов передачи данных на один цикл;

• - выставление сигналов на шине управления должно опережать на одну фазу выставление соответствующих им сигналов на шине АД;

• - сигналы диагностирования должны выставляться в следующей фазе после передачи А — Д.

На магистрали могут одновременно присутствовать сигналы двух циклов: передачи данных и арбитража.

• 5.1.2 Задатчик, установленный на 31-ю позицию магистрали, обязательно должен выполнять функции тактирующего модуля и непрерывно вырабатывать последовательность парафазных тактирующих сигналов СП, СВ. Рекомендуемое физическое положение тактирующего модуля — вблизи середины магистрали.

Фронт (появление) СП обязательно должен служить синхросигналом переключения (если необходимо) сигналов, выводящихся из модулей на магистраль.

Фронт СВ обязательно должен служить синхросигналом ввода сигналов с магистрали в модули.

Период тактирующих синхросигналов СП и СВ на параллельной «магистрали обязательно должен удовлетворять условию.

ТТ > 2max (ТВтах; 2ТЛ + ТПшах), (1)

где ТВмах и ТПмах — наибольшие ТВ и ТП модулей, подключенных к магистрали.

Длительность цикла передачи данных следующая:

ТЦ = 2ТТ — для единичного цикла,

ТЦ — ТТ — для множественного цикла.

Таблица 14 показывает, как рассчитывать частоты передачи данных по магистрали МСИ. При расчете принято значение скорости распространения сигнала по линии магистрали 10 нс/м (с учетом влияния паразитных емкостей модулей).

1 а б л и и а 14

Длина МЛГИП • ралн. м	Частота передачи данных ло магистрали МСИ (1/ТЦ.). МГн
Единичный никл	Множественный цикл
ТВ = ТП. нс
4	40	400	4	40	400
0,5	18	5	0 6	36	10	1,2
2.0	5,5	3,1	0,5	и	6,2	1,1
10,0	Г2	I	ОД	2,4	2	0,8

• 5.1.3 Групповой синхросигнал подтверждения ГГ должен обеспечивать переход к следующей фазе цикла только после того, как все модули, участвовавшие в текущей фазе, завершили ее выполнение (независимо от их быстродействия). Признаком завершения фазы должен служить перепад, который образуется на линии групповой синхронизации при снятии самым медленным модулем сигнала синхронизации.

Для осуществления в множественном цикле передачи группового подтверждения на каждое переключение сигналов задатчика исполнители должны иметь два парафазных синхросигнала подтверждения: ГН и ГЧ.

Необходимость наличия линии ГГ в составе шины синхронизации определяется разработчиком системы.

• 5.2 Организация приоритетной очереди запросов

• 5.2.1 Модуль с внутренним ЗД или 30, при наличии внутреннего разрешения (соответственно ДР пли ОР (см. таблицу 23)] в РУ', должен запрашивать доступ или обслуживание выставлением, соответственно, сигналов ТД или ТО.

Арбитраж запросов возможен по 63 уровням приоритета. Нулевые коды приоритета не должны использоваться.

• 5.2.2 Модули с высоким приоритетом (старшие 32-го уровня) могут выставлять сигналы требования арбитража в любом такте.

• 5.2.3 Модули с нормальным приоритетом (младший 31-го уровня) могут устанавливать текущую очередь запросов (по величине приоритета), гарантирующую выигрыш в арбитраже модулям с низким приоритетом при интенсивных обращениях к магистрали других задатчиков с нормальным приоритетом.

Признаком наличия очереди запросов должно являться наличие на магистрали требования арбитража — ТД или ТО.

Модуль с нормальным приоритетом должен выставлять своп сигнал требования, только зафиксировав отсутствие требований на магистрали. Зафиксировав отсутствие других требований, модуль не должен снимать с магистрали свой синхросигнал ГГ до выставления своего требования на магистраль.

Претендующий модуль с нормальным приоритетом, выставивший требование арбитража на магистраль, нс должен снимать его до получения выигрыша и должен снять свое требование сразу после выигрыша арбитража.

Модули с нормальным приоритетом, которые не смогли выставить своего требования, не должны участвовать в циклах арбитража.

• 5.3 Протоколы циклов арбитража

• 5.3.1 Цикл арбитража может проводиться при отсутствии передачи данных или параллельно с циклом передачи данных, начинаясь в любой его нечетной фазе.

Протокол его проведения должен соответствовать: в первом случае — изображенному на рисунке Б. 1 приложения Б, а во втором случае — изображенному на рисунке Б.2 (4-й и 5-и циклы), рисунке Б.З (2-й и 3-й циклы), рисунках Б.5 и Б.6.

• 5.3.2 На ШР, а также на ШС, если младшие три разряда 6-разрядного кода приоритета нулевые, цикл арбитража должен состоять из трех фаз: ФВ; ФС; ФП.

На ШС, если три младших разряда кода приоритета в одном из модулей не нулевые, цикл арбитража должен содержать две фазы сравнения: ФС1; ФС2.

Фаза получения доступа может иметь нулевую продолжительность.

• 5.3.3 ФВ должна начинаться действующим задатчиком в ответ на появление требования на шине арбитража. Он должен выставить на магистраль следующую комбинацию сигналов:

• - ДМ = 0, ДТ =1 — в цикле арбитража ЗД;

• - ДМ = 1, ДТ =1 — в цикле арбитража 30.

Свободный (не проводящий цикл передачи) действующий задатчик должен начать цикл арбитража командоп. СО ~ КО — О, ЗГ! =1, — означающей, при нулевом адресе, НФ цикла передачи данных.

На ШС претендующий модуль по команде начала арбитража должен выставить значение своих трех старших разрядов двоичного кода приоритета в виде сигналов в унитарном коде на одну из лини)! ИП00 — ИП07. Он должен также выставить на ШС сигнал Д'Г, если содержимое его трех младших разрядов кода приоритета не нулевое. Не ранее выставления указанных сигналов претендующий модуль должен выставить своп синхросигнал ГН и снять своп синхросигнал ГГ, подтверждающий его готовность к началу ФС.

Действующий задатчик, если им был начат фиктивный цикл передачи, должен по окончании первого такта снять свой сигнал ЗП и не ранее этого выставить свои синхросигналы ГЗ и ГН и снять свой синхросигнал ГГ.

Модули, нс претендующие на доступ к .магистрали и имеющие выход на линию ГГ, должны в ФВ выставить синхросигнал ГН и снять свой синхросигнал ГГ.

ФВ должна заканчиваться, когда на магистрали снимется синхросигнал ГГ.

• 5.3.4 В первом такте ФС каждый претендующий модуль должен проверить наличие сигналов на линиях ИП с номерами, большими чем номер той линии, на которую он выставил сигнал приоритета. Если таковые имеются, то претендующий модуль должен снять свой сигнал с линии ИП00 — ИП07 и не выставлять ничего на эти линии до окончания арбитража.

Если нет сигналов ИП с более высоким приоритетом и управляющий сигнал ДТ — 0, то модуль выиграл арбитраж, он должен установить разряд ДП или ОП (таблица 23) в своем РУ (соответственно в циклах арбитража ЗД или 30), а также снять свой сигнал приоритета и свое требование с шины.

Если на шине имеется сигнал ДТ, то претендующие модули, выигравшие в первой фазе, должны продолжить арбитраж во второй ФС после снятия своих сигналов приоритета с общей линии ИП.

Модули, участвующие в арбитраже, должны нс ранее окончания своих действии в ФС1 выставить синхросигнал ГГ и снять свои ГН. Эти же переключения синхросигналов должны выполнить вес модули магистрали, способные к групповым операциям.

Если в ФС1 выставлен ДТ, то претендующие модули должны одновременно со снятием ГН выставить свои синхросигнал ГЧ, действующий задатчик должен также снять своп синхросигнал ГЗ.

Первая ФС должна заканчиваться. когда на .магистрали восстановится значение синхросигнала ГГ и будет снят синхросигнал ГН.

• 5.3.5 В ФС2, которая возможна только на ШС. сравнение кодов приоритетов должно производиться так же, как в ФС1, но для грсч младших разрядов.

Модуль, выигравший и первую и вторую ФС, должен в своем РУ и на магистрали произвести те же действия, что и при одной ФС.

Претендующие модули нс ранее окончания своих действий во второй фазе сравнения должны снять свой синхросигнал 1'4 с магистрали.

Вторая ФС должна закончиться, когда на магистрали всеми моду-тчми будет снят синхросигнал ГЧ.

• 5.3.6 При раздельных линиях А и Д команда начала цикла арбитража должна выставляться за одну фазу до окончания четного цикла передачи (единичный цикл относится к четным).

Унитарный код приоритета должен выставляться модулями на ШР нс только на линии ИП, но и на младшую часть линий АД, причем на последние он должен выставляться в инверсном порядке старшинства линий.

На ШР цикл арбитража должен содержать только одну ФС, г. е. претендующим модулям должно быть запрещено выставление сигнала ДТ в ФВ.

Сигналы синхронизации на ШР должны выставляться модулями так же, как на ШС в соответствующих фазах.

• 5.3.7 Действующий задатчик должен контролировать продолжительность каждой ФВ и ФС; если она превышает значение ТИ, то он должен прервать выполнение текущего цикла, выставив СБ.

5.4 Протоколы циклов получения доступа

• 5.4.1 Циклы получения доступа к магистрали должно! начинаться действующим задатчиком в случаях, когда он может ' ступить доступ.

• - если он свободен, т. е. в его РУ разряд СП (см. таблицу 23) нулевой;

• - если СП = 1, но установлен разряд множественною доступа (МД).

Во втором случае, после отпускания магистрали, задатчик должен сделать попытку ее занятия снова в том же цикле получения доступа, который он начал, или в последующих циклах.

ГОС! Р 50833-95

• 5.4.2 Поочередное предоставление доступа к магистрали

• 5.4.2.1 Уступающий действующий задатчик, обнаружив наличие сигнала ТД на шине, должен найти претендующие задатчики. Поиск должен быть осуществлен поочередным опросом разряда ЗД в РУ (см. таблицу 23).

Претендующему задатчику, которому необходимо предоставить доступ, действующий задатчик должен установить разряд «доступ получен» (далее — разряд ДП) в РУ (см. таблицу 23). В фазе записи «1» в разряд ДП действующий задатчик должен снять свой сигнал ДМ с магистрали.

Действующий задатчик может уступить доступ и без появления сигнала ТД на шине, установив разряд ДГ1 любого задатчика магистрали.

• 5.4.2.2 Претендующий задатчик, которому установлен разряд ДП в регистре управления, должен снять свой сигнал ТД с магистрали, выставить свои модификаторы разрядности адреса на линии МР2, МР1 и сигнал ДМ на магистраль.

• 5.4.2.3 Для осуществления равномерного доступа поиск претендующих задатчиков может производиться тактирующим модулем, которому предварительно должно быть передано управление магистралью.

• 5.4.3 Арбитраж ЗД

• 5.4.3.1 Арбитраж ЗД должен производиться по протоколу 5.3, с дополнениями 5.4.3.2 — 5.4.3.4 и в соответствии с рисунком Б.1 (1-й цикл), с рисунком Б.2 (4-й цикл), с рисунком Б.З (2-й цикл), с рисунком Б.5 (1-й цикл) и с рисунком Б.6 (4-й цикл).

• 5.4.3.2 Одновременно с кодом приоритета доступа претендующие задатчики должны выставлять в ФС свои модификаторы разрядности адреса на линиях МР2, МР1.

Выигравший задатчик в последней ФС должен проверить совпадение кода на линиях МР2, МР1 со своей модификацией разрядности адреса.

ФП должна продолжаться до тех пор, пока уступающий действующий задатчик не выставит комбинацию управляющих сигналов: СО = КО = ЗП = 0, — означающую конец цикла передачи, и пока код на линиях МР2, МР1 не совпадет со значением модификаторов разрядности адреса МРА2, МРА1 в РУ выигравшего задатчика. Оба этих условия могут быть выполнены в ФС, тогда ФП будет иметь нулевую продолжительность.

• 5.4.3.3 Действующий задатчик, начав цикл арбитража ЗД, не должен восстанавливать свой сигнал ДМ.

• 5.4.3.4 Тактирующий модуль должен проверять наличие на магистрали сигнала ДМ; если он отсутствует в интервале, большем чем ТЗ, то тактирующий модуль должен осуществить инициализацию магистрали и стать действующим задатчиком.

5.5 Поиск и арбитраж 30

• 5.5.1 Поочередный опрос исполнителей

• 5.5.1.1 Действующий задатчик должен в определенном его программой порядке производить поочередный опрос разрядов 30 (см. таблицу 23) в РУ исполнителей и найти тех, у которых он установлен.

• 5.5.1.2 Исполнителю, которому он сам не в состоянии предоставить обслуживание, действующий задатчик может установить разряд ОП в РУ и передать идентификатор исполнителя 03.

• 5.5.1.3 Исполнитель, у которого не выставлено требование обслуживания на магистраль, должен маскировать разряд 30 при чтении его РУ с магистрали.

• 5.5.2 Арбитраж 30

• 5.5.2.1 Арбитраж 30 должен производиться по протоколу 5.3, с дополнениями 5.5.2.2 — 5.5.2.5 и в соответствии с рисунком Б.1 (2-й цикл), с рисунком Б.2 (5-й цикл), с рисунком Б.З (3-й цикл), с рисунком Б.5 (2-й цикл) и с рисунком Б.7.

• 5.5.2.2 При начавшемся арбитраже 30 действующий задатчик не должен переключать сигнал ДМ до снятия сигнала ДТ.

• 5.5.2.3 Если в ФС1 либо в ФС2 (на ШС) ни один из исполнителей не выставил сигнала ДТ, то никл арбитража 30 должен закончиться на этих фазах. Код приоритета 30 в этих случаях должен быть и идентификатором исполнителя. Однако, если в ФС2 имеется сигнал ДТ на магистрали, то это должно означать, что цикл арбитража 30 будет содержать четвертую фазу — ФП — передачи идентификатора обслуживания (вектора прерывания).

Идентификатор обслуживания должен выставляться в двоичном коде на линии ИПОО — ИП07 исполнителем, выигравшим арбитраж 30 в обеих ФС.

• 5.5.2.4 Все задатчики, участвующие в цикле арбитража 30, должны считать идентификатор 30 с линий ИП в свой регистр — РВ.

• 5.5.2.5 Если содержимое разрядов адреса в РИ исполнителя нуле-

I OC T P 50833—95

вое, то он должен выставить на шину арбитража в ФП сигнал ДТ, являющийся в этой фазе требованием начала цикла арбитража ОЗ.

• 5.5.2.6 Исполнитель, пославши)! запрос, но не получивший обслуживания в течение ТЗ, может повторно обратиться к шине арбитража с тем же 30.

• 5.5.3 Арбитраж ОЗ

• 5.5.3.1 Протокол цикла арбитража ОЗ должен соответствовать изображенному на рисунке Б.1 приложения Б (2-й цикл).

• 5.5.3.2 Цикл арбитража ОЗ должен проводиться непосредственно вслед за циклом арбитража 30, если выигравший исполнитель выставил сигнал ДТ, означающий, что ему не определен конкретный источник обслуживания.

Цикл арбитража 03 должен содержать ФВ, первую или вторую ФС; он должен содержать и ФП, если действующий задатчик в фазе входа снял свой сигнал ДМ с магистрали.

• 5.5.3.3 В цикле арбитража 03 так же, как в цикле арбитража 30, должны участвовать те задатчики, у которых установлен разряд ОР в РУ.

03 должны выставлять на шину не прямое, а инверсное значение кода приоритета ЗД, приводящее к выигрышу цикла задатчиком с наименьшим приоритетом.

• 5.5.3.4 Уступающий действующий задатчик должен в ФВ 03 снять свой сигнал ДМ с магистрали.

• 5.5.3.5 Выигравший 03 должен установить разряд ОП в своем РУ.

Если на шине в ФС сигнал ДМ отсутствует, то он должен также установить в своем РУ разряд ДП и по окончании фазы предоставления доступа стать действующим задатчиком.

• 5.5.3.6 Действующий 03 должен осуществить прерывание своих внутренних процедур и обработать приоритетный 30.

• 5.5.3.7 Если на шине в ФС присутствует сигнал ДМ, то выигравший 03 должен получить доступ к магистрали с помощью цикла арбитража ЗД.

5.5.4 Прерывание сообщением должно проводиться следующим образом: модуль, нуждающийся в обслуживании и обладающий функциями задатчика, может занять магистраль по протоколу арбитража Щ. Заняв магистраль, он должен послать по адресу, находящемуся в его РИ, стандартное сообщение о 30, формат которого должен соответ ствовать указанному в таблице 26.

6 ПРОТОКОЛ ЦИКЛА ПЕРЕДАЧИ ДАННЫХ НА ПАРАЛЛЕЛЬНОЙ МАГИСТРАЛИ

• 6.1 Фазы цикла передачи данных

• 6.1.1 Цикл передачи данных должен содержать единичную или множественную ФО (передачи А и признаков обращения), в течение которой устанавливается связь с одним исполнителем или группой исполнителей. Он может также содержать единичную или множественную ФД и должен содержать ФЗ.

• 6.1.2 Признаком отсутствия цикла передачи на магистрали должно являться отсутствие на ней управляющих сигналов (слева) и сигналов синхронизации (справа); СО, ГЗ, КО, ГЧ, ГН, ЗП, ДТ.

• 6.1.3 Командой начала цикла передачи должно являться появление одного из трех сигналов; СО, КО или ЗП — при отсутствии их всех в предыдущем такте.

• 6.1.4 Признаком проведения цикла должно являться наличие на магистрали одного из сигналов: СО, КО, ЗП или ДТ.

• 6.1.5 Командой завершения цикла должно являться снятие каждого из сигналов; СО, КО, ЗП — и для модулей, участвующих в групповых операциях цикла, также и сигнала Д Г при наличии хотя бы одного из них в предыдущем такте.

• 6.1.6 Первая фаза цикла передачи всегда должна быть фазой передачи адреса.

Указывать на последующую ФО должно наличие сигнала СО в текущей фазе.

Указывать на последующую ФД должно наличие сигнала КО в текущей фазе.

• 6.1.7 Первая фаза цикла передачи данных всегда должна быть синхронной, т. е. занимать один такт магистрали. Продолжительность остальных фаз может быть от одного такта до ТИ.

• 6.2 Модификации формата и разрядности шины АД

• 6.2.1 Указателем ШС (в соответствии с рисунком Б.2) должно являться противоположное значение сигналов СО и КО в ФО и ФД.

Указателем ШР (в соответствии с рисунком Б.З) должно являться совпадающее (в том числе нулевое) значение сигналов СО и КО в ФО и ФД.

• 6.2.2 Разрядность выставленного А на магистрали может быть 16, 24. 32, 40 битов, а данных — 8, 16, 32, 64 бита.

• 6.2.2.1 Управление и индикация разрядности А и Д должны проводиться по линиям МР1 и МР2 в соответствии с таблицей 15.

Таблица 15

Значения	Л	Разрядность ВЛ	Д	Исполыуемне линии АД
МР2	МР1
ШР	А	ВА	д
0	0	8	16	8	23-16	15-00	23-16
0	1	8	16	16	23—16	15-00	31 — 16
1 0	16	16	16	31-16	15-00	31-16
1 1	16	24	32	39-24	23—00	63-32
ШС	Полный адрес Д
0	0	16		<8	15-00		07—00
0	1	24		16	23—00		15—00
1	0	32		32	31-00		31—00
1	1	40		64	39-00		63-00

При И1С значения МР1 и МР2 в ФО и Г1Д могут быть разными, т. е. для каждой из четырех разрядностей А может быть любая из четырех разрядностей Д.

• 6.2.2.2 Указатели разрядности на линиях МР1 и МР2 должны выставляться на ШР с опережением на одну фазу в цикле.

На ШС они должны выставляться с дополнительным условием;

• - для А — перед началом цикла передачи и в ФД;

• - для Д — в последней ФО.

6.2.3 Формат выставляемых А и Д на линии АД должен соответствовать одному из указанных в таблице 14.

• 6.2.3.1 Если в разрядах старшего байта А содержатся нули, то задатчик должен понизить разрядность выставляемого А на градацию — по линиям MPI и МР2.

• 6.2.3.2 Исполнители с определенной разрядностью А нс должны иметь регистров в диапазоне А меньшей разрядности, т. с. старшин байт их А не должен быть нулевым.

• 6.2.4 Разрядность селектора А в исполнителе обязательно должна соответствовать одной из четырех МР А на магистрали.

Если МР адреса А, выставленного на магистрали, не соответствует модификации А исполнителя, последний нс должен реагировать на обращение.

• 6.2.5 В ситуации, если:

• - разрядность данных записи в исполнитель меньше разрядности его регистров, но:

а) исполнитель не имеет схем раздельной записи младших байтов или слов,

б) внутренняя позиция данных сдвинута, а исполнитель нс имеет демультиплексоров записи,

• - получена команда отдельного считывания старших байтов пли слов, а исполнитель нс имеет мультиплексоров чтения, то исполнитель должен.

• - нс записывать данные, если получена команда записи, и нс выставлять данные, если получена команда чтения,

• - ответить сигналом НД, свидстсльствующим об ошибке в формате данных;

исполнителю также следует

• - установить разряды РУООЧТ (чтения) и РО04 соответственно в РУ и РО.

6.3 Способы адресации

• 6.3.1 Все регистры исполнителей, к которым имеется доступ со стороны системных магистралей, должны иметь логические адреса, однозначно определенные во всей системе.

• 6.3.2 Единицей адресации должен быть байт информации.

• 6.3.3 Обращение к адресным пространствам должно вестись в последней ФО цикла (при появлении КО) выставлением сигналов на линиях MCI и МС2 в соответствии с таблицей 16.

Га б л и ц а 16

Значения МСЗ. MCI при первом КО	Адресное пространство	Адресация
0	0	ПС	Логическая
0 1	пд	Логическая
1	0	ПС	Позиционная
1	1	пп	Логическая

• 6.3.4 Позиционная адресация

• 6.3.4.1 Максимальное количество модулей, подключаемых к параллельной магистрали, должно составлять 31. Отсчет номеров позиций должен начинаться с единицы и идти справа налево при виде со стороны соединителей.

Позиция модуля на магистрали должна определяться двоичным пятиразрядным кодом, вводимым через штырьки ПВО — ПВ4 соединителя магистрали.

• 6.3.4.2 При ПА обращение обязательно должно производиться к регистрам пространства связи исполнителя, т. с. в первой фазе ЦП должен присутствовать управляющий сигнал КО, а на линиях MCI и МС2 должен быть нулевой код.

• 6.3.4.3 Полный ПА исполнителя должен состоять из кода позиции модуля, расположенного в старшем байте, и его ВА, расположенного в младших байтах. Формат ПА должен соответствовать приведенному в таблице 17.

1 а б л и ц а 17

Полный Па	Разряды	Назначение
Старший байт	07 - 06 05 04 - 00	Код основной или резервной магистрали Указатель обращения к модулям своей магистрали Код позиции модуля
Младшие бан1ы	31. 23. 15 07 - 00	В А модуля либо полный ПА следующей магистрали по маршруту

• 6.3.4.4 При ПА к модулям других магистралей действующий задатчик должен выставить в старшем байте в разряде 05 логический «0», а в разрядах 07 — 06 — код основной или резервной магистрали, к которой производится обращение.

В старшем и следующих ниже байтах в разрядах 04 — 00 должны содержаться Г1А интерфейсных задатчиков, через которые последовательно осуществляется связь, т. е. физический маршруз связи.

В байте ПА исполнителя на конечной магистрали в 05-м разряде должна быть логическая «1»; в следующих ниже байтах (если хватает разрядности) должны содержаться ВЛ исполнителя.

• 6.3.4.5 Интерфейсный задатчик, находящийся на указанной в разрядах старшего байта позиции, должен передавать ПА с главной магистрали на подчиненную, если в 05-м разряде присутствует логический «0». Если в 05-м разряде находится логическая «1», то ЗИ должен воспринимать обращение не как транзитное, а как обращение к его внутренним регистрам.

• 6.3.4.6 Интерфейсный задатчик, пропуская позиционное обращение на подчиненную магистраль, должен в коде на линиях МР2, МР1 понижать разрядность ПА на 1 байт.

Если на ЗИ поступил 16-разрядный адрес, то он должен содержать «1» в 05-м разряде старшего байта. Если это условие не выполнено, сопрягающий задатчик должен, не исполняя полученной команды, ответить сигналом НС на обращение.

Сопрягающий задатчик, работающий с какой-либо модификацией разрядности ПА, должен работать и с модификациями меньшей разрядности А пропускаемых обращений.

• 6.3.4.7 Если в разрядах 05 —07 старшего байта находятся нули, то ЗИ должен передать обращение всем магистралям, к которым он подключен своей управляющей стороной.

• 6.3.4.8 Исполнитель, при наличии ПА на магистрали и если в 05-м разряде старшего байта имеется логический «0», должен производить сравнение кода в разрядах 04 — 00 этого байта кодом на выводах ПВ4 — ПВО своего соединителя. В случае совпадения кодов он должен стать действующим исполнителем.

• 6.3.5 Логическая адресация

• 6.3.5.1 Если ФО начинается с СО или с КО, но на линиях МС2. MCI имеется ненулевой! код, то адресация к исполнителю обязательно должна быть по логическому идентификатору.

• 6.3.5.2 Полный ЛА исполнителя должен состоять ггз ЛА псполни-гсля, расположенного в старших разрядах, и ВА исполнителя, расположенного в младших разрядах. Формат ЛА должен соответствовать п р ивсде иному в табл н цс 18.

1 а б л и ц а 18

Разрчдность	Количество битов
Полный Л/Ч	40. 32, 24. 16
ВА модуля	N (младших)
ЛА модуля	(40, 32. 24. 16) — N (старших)
Логический маршрут связи	М (старших)
Логическое групповое обращение и маршрут	G (до 5 старших)

• 6.3.5.3 Наименьший ЛА модуля должен являться его базовым адресом, по которому к нему производится обращение.

Зона ВА модуля обязательно должна занимать целую страницу, т. с.содержать 2 в степени N байтов, хотя верхняя половина страницы может быть физически нс занята полностью. Вследствие этого базовый адрес модуля должен содержать нули в N-младших разрядах.

• 6.3.5.4 В модулях, нс имеющих внутренних модулей, распределение внутренних ЛА должно совпадать с распределением внутренних позиционных адресов.

В модулях, имеющих внутренние модули, старшая часть разрядов В/\ должна являться ЛА внутреннего модуля, а младшая — его ВЛ.

• 6.3.5.5 Базовый ЛА исполнителя должен храниться в младших разрядах РЛ.

При наличии полного ЛА на линиях АД магистрали исполнитель должен сравнить выставленный код А, за исключением N-младших разрядов, с имеющимся в РЛ, и в случае совпадения кодов он должен стать действующим исполнителем.

• 6.3.5.6 При прямой логической адресации к модулям других магистралей системы установление связи должно происходить на основе анализа М-старших разрядов ЛА, задающих логический код маршрута связи.

Логические коды маршрутов связи должны храниться в регистрах МТ в пространстве связи сопрягающих задатчиков. Для каждой и; четырех разрядностей ЛА в сопрягающем задатчике должна быть своя МТ. Номер используемой МТ — МТО — МТЗ должен определяться кодом разрядности А на линиях МР2, МР1. Если стандартной зоны с ВА от 25 до 39 недостаточно для размещения МТ, то се следует располагать в верхней части ПЗ адресов пространства связи.

• 6.3.5.7 Селектор логического маршрута связи в сопрягающем задатчике должен выдавать сигнал пропускания обращения на подчиненную магистраль при любых сочетаниях нулей и единиц в разрядах ЛА, находящихся ниже М-старших маршрутных разрядов.

Значение М должно удовлетворять условию:

М < (40, 32, 24, 16) — N min. (2)

где N — количество битов.

Рекомендуется значения М выбирать кратными четырем, а значения N— кратными восьми.

• 6.3.5.8 Рекомендуется, чтобы сопрягающий задатчик, работающий с какой-либо разрядностью ЛА, мог работать и с меньшими разрядностями ЛА пропускаемых обращении.

6.3.6 Групповая адресация

• 6.3.6.1 Признаком обращения к группе модулей либо ко всем модулям магистрали (либо по маршруту) должно являться, в соответствии с рисунком Б.2 (3-й цикл), снятие действующим задатчиком сигнатов ДМ и ДТ в первой ФО.

• 6.3.6.2 Если в коде ПА, выставленного действующим задатчиком, в разрядах 00 — 04 старшего байта содержатся нули, то это должно означать, что обращение производится ко всем модулям данной магистрат и.

Если и в 05-м разряде имеется логический «0», то это означает, что обращение должно также передаваться интерфейсными задатчиками на их подчиненные магистрали (с понижением разрядности адреса на 1 байт).

• 6.3.6.3 Групповые логические обращения должны иметь код, определяемый G-старшими разрядами адреса. Адресуемый исполнитель группы должен распознавать этот код. В интерфейсном задатчике G-старших разрядов группового ЛА должны определять код группового маршрута.

ГОСТ Р 5083.1-95

• 6.3.6.4 Среди ЛА младшие 128 должны быть обязательно выделены для широковещательных групповых обращений ко веем модулям магистрали либо ко всем модулям нескольких магистралей вдоль широковещательного группового маршрута (имеющего нулевой код в старших G-разрядах). Разряды широковещательного ЛА (младшие 7 битов) должны задавать ВА модулей, к которым производится обращение.

• 6.3.6.5 РГ в исполнителе должен, в унитарном коде, задавать идентификаторы обращений, по которым он выполняет команды.

Интерфейсный задатчик, не имеющий буфера данных, нс должен сам исполнять групповые команды по маршрутам, заданным логической «1» в его РГ, а должен лишь передавать их на подчиненную магистраль.

• 6.4 Фазы цикла передачи данных

• 6.4.1 Разрешением к началу цикла передачи должны являться в задатчике наличие внутреннего сигнала ДП, наличие на магистрали его модификации разрядности адреса и отсутствие сигналов СО, КО. ЗП и ДТ.

• 6.4.2 Фаза обращения

• 6.4.2.1 Сигналы разрядности адреса на линиях МР2 и МР1 ШС АД должны выставляться задатчиком, как минимум, за один такт до начала первой ФО.

• 6.4.2.2 Первая ФО должна начинаться с выставления задатчиком на один такт комбинации сигналов управления: СО, КО, ЗП, МС2, MCI; кода адреса на линии: АД (39, 31, 23, 15) — 00; а также: на ШС - модификаторов разрядности вторичного адреса или данных, на ШР — модификаторов разрядности внутреннего адреса и данных — на линии МР2, МР1.

Если на магистрали в такте выставления адреса присутствует один m синхросигналов ГЗ, ГН или ГЧ (предыдущего цикла), то:

• - задатчик обязательно должен, в соответствии с рисунком Б.З (2-it цикл), продлить фазу выставления адреса,

• - исполнители обязательно должны нс проводить селекцию адреса.

Синхросигнал ГЗ должен выставляться задатчиком нс ранее второго такта, нс ранее снятия адреса исполнителя с магистрали и нс ранее выставления данных записи.

• 6.4.2.3 Задатчик должен ждать получения ГН — синхросигнала подтверждения о распознавании обращения и выполнении команды одним из модулей магистрали в течение ТИ.

При получении синхросигнала ГН связь при индивидуальной адресации должна считаться установленной.

• 6.4.2.4 При групповом обращении, протокол которого должен соответствовать рисунку Б.З (2-й цикл), после получения синхросигнала ГН, свидетельствующего об установлении связи с самым быстрым модулем в группе, задатчик должен дождаться снятия группового синхросигнала ГГ для подтверждения установления связи с самым медленным модулем.

• 6.4.2.5 В ситуации, если отсутствует подтверждение в интервале ТИ, задатчик должен установить разряды РУ01ЧТ и РО13 в РУ и РО; интерфейсному задатчику следует также установить в РУ разряд 30 на стороне главной магистрали. Затем задатчик должен снять свои сигналы с шины управления и АД, после чего нссостоявшиися цикл передачи завершается.

• 6.4.2.6 Сигналы разрядности адреса с линий МР2, МР1 обязательно должны приниматься исполнителем в каждом такте при отсутствии цикла на магистрали.

Исполнитель в первом такте цикла обязательно должен считать с магистрали адрес и команду, сравнить адрес со своим собственным и, в случае совпадения кодов, должен установить разряд СП в своем РУ и внутренний триггер СМ в текущем цикле.

ВА должен быть записан исполнителем в РА (программно недоступен).

• 6.4.2.7 Если модуль выставил свой синхросигнал подтверждения, то он обязательно должен быть готов в такте появления встречного индивидуального или группового синхросигнала подтверждения передать или принять данные.

Адресованный исполнитель должен подготовиться к выполнению команды и ответить синхросигналом ГН, после чего он становится действующим исполнителем.

• 6.4.2.8 Исполнитель, имеющий вывод группового синхросигнала Г Г, должен:

• - при наличии управляющего сигнала ДМ и отсутствии ДТ удерживать сигнал на линии ГГ магистрали;

• - в такте группового обращения (ДМ — ДТ = 0) считать адрес и команду, подготовиться к выполнению команды групповою обращения, если код группы указан в его РГ, выставить синхросигнал ГН и снять свой синхросигнал ГГ с магистрали;

- при переходе к следующей (разе цикла выставить свой синхро-си гнал ГГ и снять свой синхросигнал ГН.

Выставление синхросигнала действующим исполнителем может опережать на несколько тактов снятие им дополняющего синхросигнала, но оно обязательно нс должно отставать от снятия ни на один такт.

• 6.4.2.9 Если разрядность адресной шины меньше разрядности полного ЛА, но достаточна для селекции исполнителем адреса модуля, то задатчик может выставить на магистраль в первой ФО комбинацию управляющих сигналов: СО = I, КО = 0, МС2 = MCI - 0, — означающую незавершенность передачи адреса. Во второй (и последующих, если необходимо) ФО задатчик должен, в соответствии с рисунком Б.2 (1-й цикл), выставлять младшие байты ВА исполнителя. При нескольких ФП ВА первыми должны передаваться старшие байты.

• 6.4.2.10 Исполнители, имеющие схемы селекции и полного ЛА, и только ЛА модуля, должны работать с двумя модификациями разрядности адреса.

• 6.4.2.11 Интерфейсный задатчик, нс имеющий МТ, должен сравнивать адрес, выставленный в первом гактс обращения, с содержимым своего РЛ, а вторичный адрес воспринимать как идентификатор модуля, к которому производится обращение.

• 6.4.2.12 Если одному из модулей необходимо приостановить цикл на магистрали, то он должен выставить одновременно оба синхросигнала ГН и ГЧ.

• 6.4.2.13 Если на магистрали одновременно присутствуют синхросигналы ГН и ГЧ, то счетчик ТИ в задатчике должен быть приостановлен. Во избежание «зависания» магистрали интервад одновременного выставления ГН и ГЧ должен быть ограничен значением ТЗ.

• 6.4.2.14 Сопрягающий интерфейсный задатчик, обнаружившим, что имеющийся на главной магистрали адрес находится в его МТ. должен выставить на нее сигнал распознавания обращения — ГН. Если ЗИ нс имеет буфера данных, т с. обеспечивает только непосредственную, единовременную связь с сопрягаемой магистралью (коммутацию каналов), то ему следует одновременное ГН выставить синхросигнал ГЧ для приостановки цикла передачи на главной магистрали на время получения доступа к сопрягаемой магистрали.

Если за интервал времени ТЗ интерфейсный задатчик нс получает доступа к сопрягаемой магистрали, то тогда он должен снять синхросигнал ГЧ с главной магистрали. В результате должен возобновиться счет времени ТИ в исходном задатчике.

Синхросигнал ГЧ должен сниматься ЗИ и при получении доступа к подчиненной сопрягаемой магистрали.

• 6.4.2.15 Если на магистрали в течение интервала времени, большего чем ГЗшах, непрерывно присутствуют синхросигналы ГН и ГЧ, то тактирующий задатчик должен выработать СБ.

• 6.4.3 Фаза передачи данных

• 6.4.3.1 В ФП данных на UJP задатчик должен выставлять на шину для исполнителя ВА данных следующей фазы.

При групповом обращении ВА может быть адрес модуля в группе, только этот модуль должен исполнять выставляемую команду.

Модификаторы разрядности и указатели адресного пространства должны на ШР задаваться также для каждой последующей фаты передачи данных.

• 6.4.3.2 Для задания ФП данных на L1.IC задатчик должен в последней ФО выставить сигналы СО = 0, КО = 1, модификаторы разрядности данных МР2, MPI и указатели адресного пространства МС2, MCI.

Не позже выставления своего сигнала готовности к следующей фазе, т. е. переключения синхросигнала ГЗ, задатчик должен выставить модификаторы разрядности адреса (следующего цикла) на линии МР2, МР1.

• 6.4.3.3 Единичные и множественные, индивидуальные и групповые передачи данных должны провод 1пться в остальном единообразно на ШР и ШС.

• 6.4.3.4 В течение ТИ после выставления своего сигнала готовности (переключения ГЗ) задатчик должен и каждом такте проверять появление сигнала готовности исполнителя:

• - при своем ГЗ = 0 — снятия синхросигнала ГН с магистрали.

• - при своем ГЗ =1 — снятия синхросигнала ГЧ с магистрали

В том же такте, в котором он обнаружил появление готовности исполнителя, задатчик обязательно должен принять данные чтения с магистрали, если идет фаза чтения данных. Если идет фа та таписп. задатчик после обнаружения готовности исполнителя должен снять (или сменить) данные записи не позднее очередного переключения своего синхросигнала ГЗ.

• 6.4.3.5 Если после смены состояния синхросигнала ГЗ задатчик в течение ТИ не получил сигнала подтверждения готовности исполнителя, то он должен завершить несостоявшийся цикл передачи так же, как при отсутствии синхросигнала подтверждения в ФО.

• 6.4.3.6 В цикле единичной передачи данных исполнитель не должен выставлять синхросигнал ГЧ; этот синхросигнал должен быть выставлен совместно с ГН, только если есть необходимость в удержании состояния магистрали.

В цикле множественной передачи исполнитель, получив команду, должен подтвердить свою готовность к ее исполнению:

• - при наличии синхросигнала ГЗ на магистрали в фазе получения команды — выставлением своего синхросигнала ГЧ и снятием своего синхросигнала ГН;

• - при отсутствии ГЗ на магистрали в фазе получения команды — выставлением своего ГН и снятием своего ГЧ.

• 6.4 3.7 После выставления своего сигнала готовности исполнитель должен в каждом такте проверять появление сигнала ГЗ; в такте обнаружения ГЗ он обязательно должен принятье магистрали данные записи (если идет фаза записи) и команду для проведения следующей фазы.

• 6.4.3.8 Если исполнителем получена команда чтения, то он должен не позже выставления своего сигнала готовности выставить данные чтения на магистраль. После обнаружения сигнала ГЗ он должен снять (или сменить) данные чтения не позднее очередной смены состояния своих синхросигналов.

• 6.4.4 Фаза завершения

• 6.4.4.1 ФЗ должна использоваться для приведения к нулю всех сигналов модулей, участвующих в заканчивающемся цикле.

Командой перехода к ФЗ на шине АД должно являться снятие задатчиком каждого из сигналов СО, КО, ЗП. Командой перехода к ФЗ на шине приоритета должно являться снятие сигнала ДТ.

Последовательность снятия остальных сигналов в ФЗ должна зависеть от того, какой будет ФЗ в общем числе фаз в цикле:

• - нечетной, тогда в предпоследней фазе ГЗ = 1, ГН = 1, ГЧ = 0;

• - четной, тогда в предпоследней фазе ГЗ = О, ГН = 0, ГЧ = 1.

• 6.4.4.2 Переходя к нечетной фазе завершения, перед снятием ГЗ задатчик должен выставить синхросигнал ГЧ.

• 6.4.4.3 В четной ФЗ задатчик, при наличии готовности исполнителя, должен снять свои сигналы с шин управления и АД, а также синхросигнал ГЗ, после снятия которого на магистрали не должно быть сигналов задатчика.

Исполнитель в четной ФЗ должен сбросить свой триггер СМ в цикле, снять свои данные чтения с шины АД и не ранее этого снять свой синхросигнал ГН с магистрали.

• 6.4.4.4 В нечетной ФЗ задатчик, при наличии готовности исполнителя, должен снять свои сигналы с шин управления и АД, а также свой синхросигнал ГЧ, после снятия которого на магистрали не должно быть сигналов задатчика.

Исполнитель в нечетной ФЗ должен сбросить свой триггер связи СМ, снять свои данные чтения и, не ранее их, снять свой синхросигнал ГЧ с магистрали.

• 6.4.4.5 Если в команде перехода к ФЗ сигнал MCI = 0, то исполнитель должен сбросить в своем РУ разряд сохранения подчиненности магистрали; интерфейсный задатчик должен также освободить подчиненную магистраль.

• 6.4.4.6 Если исполнитель обнаружил ошибку в передаваемых в ФЗ данных, то он должен, выходя из ФЗ (одновременно со снятием синхросигнала ГН или ГЧ), выставить сигналы НД или НС, но только на один такт.

Задатчик должен фиксировать появление сигналов НС или НД на магистрали в любом из тактов ФЗ и обязательно в том такте, в котором он обнаружил снятие синхросигнала исполнителя (ГН или ГЧ) даже, если он сам снял свои сигналы цикла с магистрали.

Наличие сигналов диагностирования на магистрали нс должно препятствовать началу следующего цикла.

• 6.4.5 На магистрали должны быть выдержаны соответствующие соотношения сигналов.

• 6.4.5.1 На ШС модификаторы разрядности сигналов обращения и данных на линии МР2, MPI должны выставляться задатчиком одновременно с адресом модуля.

Модификаторы разрядности адреса должны быть выставлены на эти линии в предыдущем такте.

Модификаторы обращения и адресного пространства на линии МС2, MCI должны выставляться задатчиком одновременно с адресом.

• 6.4.5.2 Сигнал ЧУ должен выставляться задатчиком одновременно с сигналами управления.

Сигналы четности байтов данных — ЧБО — ЧБ8 должны выставляться при записи задатчиком, а при чтении исполнителем — одновременно с данными.

• 6.4.5.3 Сигналы НС и НД ФО должны выставляться исполнителем в фазе, следующей за ФО. Сигналы НС и НД ФП данных должны выставляться исполнителем в фазе, следующей за этой ФП; если цикл исполнителем закончен, то они должны выставляться только на один такт.

• 6.4.5.4 Рекомендуемое значение ТИ:

ТИ = (10 — 100)ТТ. (3)

Рекомендуемое значение ТЗ:

ТЗ = (100 — 1000)ТТ. (4)

• 6.4.5.5 Время переключения модулями сигналов на магистрали должно быть определено при полной емкостной нагрузке линий магистрали. Например, оно может быть измерено при работе передатчиков модуля на интегрирующую RC-цспочку:

• - С = 470 пФ для 21-местной магистрали;

• - R = 68 Ом, подключенному к источнику, плюс 3, 5 В.

• 6.4.5.6 Значение ТЛ протяженной либо ненагруженной магистрали может быть определено из расчета погонной задержки линий магистрали, равной 6 нс/м.

  • 6.5 Модификации цикла передачи данных

    • 6.5.1 Модификации цикла передачи данных должны определяться состоянием управляющих сигналов СО, КО, ЗГ1 в соответствии с таблицей 19.

Модификаторы разрядности адреса должны быть выставлены на эти линии в предыдущем такте.

Модификаторы обращения и адресного пространства на линии МС2, MCI должны выставляться задатчиком одновременно с адресом.

• 6.4.5.2 Сигнал ЧУ должен выставляться задатчиком одновременно с сигналами управления.

Сигналы четности байтов данных — ЧБО — ЧБ8 должны выставляться при записи задатчиком, а при чтении исполнителем — одновременно с данными.

• 6.4.5.3 Сигналы НС и НД ФО должны выставляться исполнителем в фазе, следующей за ФО. Сигналы НС и НД ФП данных должны выставляться исполнителем в фазе, следующей за этой ФП; если цикл исполнителем закончен, то они должны выставляться только на один такт.

• 6.4.5.4 Рекомендуемое значение ТИ:

ТИ = (10 — 100)ТТ. (3)

Рекомендуемое значение ТЗ:

ТЗ = (100 — ЮООУГТ. (4)

• 6.4.5.5 Время переключения модулями сигналов на магистрали должно быть определено при полной емкостной нагрузке линий магистрали. Например, оно может быть измерено при работе передатчиков модуля на интегрирующую RC-цспочку:

• - С = 470 пФ для 21-местной магистрали;

• - R — 68 Ом, подключенному к источнику, плюс 3, 5 В.

• 6.4.5.6 Значение ТЛ протяженной либо ненагруженной магистрали может быть определено из расчета погонной задержки линий магистрали, равной 6 нс/м.

  • 6.5 Модификации цикла передачи данных

    • 6.5.1 Модификации цикла передачи данных должны определяться состоянием управляющих сигналов СО, КО, ЗП в соответствии с таблицей 19.

Табл и и а 19

	Сигн.ны		Назначение
СО	КО	зп
0	0	0	Окончание цикла передачи на шине АД
0	0	1	Недействительная фаза передачи. Зависит от ДМ, ЦТ
0	1	0	Конец обращения, чтение данных.	На	ШС
0 1 1	Конец обращения, запись данных.	На	ШС
1	0	0	Чтение обращения.	На	ШС
1	0	1	Запись обращения.	На	ШС
1	1	0	Чтение данных.	На	ШР
1	1	1	Запись данных.	На	ШР

• 6.5.2 Модификаторы связи с модулем

  • 6.5.2.1 На ШС во второй или в последующих ФО передаваемая информация должна определяться значением модификаторов связи MCI, МС2 в соответствии с таблицей 20.

Г а б л и ц а 20

Сигналы	Значение сигналов На линиях ЛЧ в последующей ФО на П1С
МСЗ	MCI
0	0	ВГА
(1	1	ИП
1 0	АИ
1 1	ВБ

Если в течение двух или более ФО сохраняется постоянным значение сигналов на линиях МС2, MCI, это должно означать, что идет последовательная передача ВТА, ИП, АИ или ВБ большей разрядности, чем указано на линиях МР2, МР1.

• 6.5.2.2 На ШР АД в фазах передачи данных сигналы на линиях МС2, MCI должны определять код адресного пространства.

ГОСТ Р 50833-95

• 6.5.2.3 На ШС в ФП данных постоянное (например, нулевое) значение кода на линиях МС2, MCI должно означать передачу по постоянному ВА.

Приращение числа, передаваемого по линиям МС2, MCI, на 1,2 или 3 в каждой фазе должно означать увеличение ВА исполнителя на I, 2 или 3 формата передаваемых данных.

• 6.5.2.4 В ФЗ сигналы, выставленные задатчиком на линиях МС2, MCI, образуют КЗ.

Сигнал, выставленный на линию MCI, должен являться командой сохранения подчиненности:

• - исполнителю — сохранить подчиненность главной магистрали;

• - интерфейсному задатчику — сохранить доступ к подчиненной магистрали, т. е. удержать проложенный канал связи.

Сопрягающие модули в режиме сохранения подчиненности нс должны исполнять команды с магистрали противоположной стороны.

Сигнал, выставленный на линию МС2, должен являться командой сохранения состояния исполнителя по завершении цикла и подготовки к следующему циклу. Если МС2 — 0, то исполнитель должен произвести текущий сброс и вернуться в начальное состояние.

• 6.5.3 Приоритетный доступ к модулю

  • 6.5.3.1 Для обращения к модулям:

• - имеющим узлы зашиты от несанкционированного доступа;

• - в приоритетном пространстве — задатчик должен указать свой ИП.

Нулевой идентификатор должен означать свободный доступ к модулю.

• 6.5.3.2 На ШР ИП должен, в соответствии с рисунком Б.З (2-й цикл), выставляться на линиях ИП в ФО одновременно с адресом.

На ШС ИП должен выставляться:

• - так же, как на ШР, в соответствии с рисунком Б.2 (1-й цикл), если магистраль содержит линии ИП;

• - в отдельной ФО, в соответствии с рисунком Б.2 (4-й цикл) и с таблицей 20.

• 6.5.3.3 Если задатчиком получен в фазе приоритетного обращения диагностический сигнал НС = 1, то это должно означать, что выставленный им код приоритета не совпадает с хранящимся в РП исполнителя.

• 6.5.3.4 Модуль с приоритетным доступом, в разрядах РП00 — РП07 которого содержатся нули, должен отвечать на любое адресованное ему обращение и записывать его приоритет в указанные разряды своего РП.

• 6.5.3.5 Модуль с приоритетным доступом и отличными от нуля разрядами РП00 — РП07 в ФО должен сравнить код, находящийся в разрядах РП00 — РП07 его РП, с выставленным на линиях ИП00 — ИП07 (АД00 — АД07) магистрали и в случае совпадения кодов выполнить полученную команду.

• 6.5.3.6 Если в цикле приоритетного доступа нет совпадения кодов приоритета, то модуль не должен выполнять полученную команду и должен ответить сигналом НС = 1 на обращение.

• 6.5.3.7 Модуль с приоритетным доступом должен производить сброс разрядов РП00 — РП07 при получении:

• - КЗ МС2 = 1, MCI = 1;

• - команды сброса или инициализации.

• 6.5.4 Повторная передача данных

  • 6.5.4.1 Режим повторной передачи по постоянному адресу должен быть использован:

• - при считывании массива данных неизвестной длины;

• - при записи массива в буфер неизвестной длины.

• 6.5.4.2 Задатчик должен выполнять множественный цикл передачи по постоянному ВА (сохраняя значения МС2 и MCI) до получения от исполнителя сигнала отсутствия данных (места в буфере) НД = 1 либо до достижения ограничения на максимальную длину массива — обнуления PC.

• 6.5.5 Автосканирование данных

  • 6.5.5.1 Процедура автосканирования данных должна быть использована для последовательного поиска и сбора данных, случайным образом расположенных в различных модулях.

  • 6.5.5.2 При автосканировании данных задатчик должен выполнять циклы множественной передачи с автоувеличением ВА. На ШС задатчик должен в ФП данных инкрементировать код на линиях МС2, MCI, а на ШР — производить автоувеличенис ВА исполнителя, если он получает от последнего сигналы НС = НД = 0 наличия данных.

При получении сигнала отсутствия данных НД = 1 от исполнителя задатчик должен увеличить адрес исполнителя, т. е. обратиться к следующему модулю на магистрали.

• 6.5.5.3 При получении сигнала НС = I либо при исчерпании прс-1ельной длины принимаемого массива (PC = 0), либо при достижении заданного в РК ограничения на конечный адрес .модуля задатчик должен завершить процедур)/ автосканирования данных.

• 6.5.5.4 Интерфейсный задатчик должен выставлять в старшем байте данных на главную магистраль идентификатор (например, позиционный номер) исполнителя, с которого он считал эти данные, а также идентификатор ВА исполнителя.

• 6.5.5.5 Для того чтобы процедура автосканирования данных нс нарушалась на адресах (или позициях), где модули отсутствуют, интерфейсному задатчику следует устанавливать на главной магистрали состояние ожидания до получения ТИ на подчиненной магистрали.

• 6.5.6 Двунаправленный цикл передачи данных

  • 6.5.6.1 В цикле множественной передачи задатчик может изменить в произвольной фазе направление передачи данных сменой состояния управляющего сигнала ЗП.

  • 6.5.6.2 Циклы «запись-модифпкация-чтение (проверка)» должны проводиться в соответствии с рисунком Б.5 (1 -й цикл).

  • 6.5.6.3 Циклы «чтсние-модификация-запись» должны проводиться в соответствии с рисунком Б.5 (2-й цикл).

• 6.5.7 Расслоение памяти должно проводиться, как указано в

• 6.5 7.1 - 6.5.7 3.

• 6.5.7.1 Если модуль памяти нс успевает передавать (принимать) данные массива на каждый такт, ВА могут быть расслоены по нескольким модулям.

6 5.7.2 Модули с расслоением памяти должны, в соответствии с рисунком Б.7 (2-и цикл), подключаться к магистрали групповым обращением и работать в фазах передачи поочередно, каждый на свои код модуля, выставленный задатчиком в предыдущем такте фазы передачи данных на линиях МС2 и MCI.

• 6.5.8 Разделяемый цикл передачи данных

• 6.5 8.1 Если действующий задатчик начинает цикл командой >П — I, СО — КО =• 0, то это должно означать, что передачи информации этого цикла во второй фазе нс будет, а будут передаваться сигналы другого цикла.

• 6.5.8.2 Модуль, к которому производится обращение в адресной фазе разделенного цикла, называется буферным; он должен воспринимать сигнал ЗП в инверсном значении.

• 6.5.8.3 Разделяемый цикл обязательно должен сопровождаться командой проведения групповых операций на магистрали.

• 6.5.8.4 Если в первой фазе разделяемого цикла задатчик дал команду группового обращения ДМ = ДТ = 0, то это должно означать проведение им расщепленного цикла.

Протокол расщепленного цикла должен соответствовать изображенному на рисунке Б.6.

Расщепленный цикл должен иметь идентификатор задатчика, выставляемый им в адресной фазе на линии ИП.

• 6.5.8.5 Расщепленный цикл передачи должен проводиться задатчиком, когда исполнитель не успевает сразу за адресной фазой выполнить ФП. В расщепленном цикле должны выполняться только операции чтения данных.

Между адресной фазой и фазой передачи расщепленного цикла может быть произвольное число тактов, в течение которых ни задатчик, ни исполнитель нс должны выставлять на магистраль сигналов этого цикла. Пауза может быть использована частями других расщепленных циклов, другими циклами либо другими задатчиками.

• 6.5.8.6 Исполнитель расщепленного цикла, распознав обращение к себе с определенным идентификатором, нс должен выставлять сигналов на магистраль до jcx пор, пока он нс обнаружит на магистрали второго начала расщепленного цикла с тем же идентификатором; тогда он должен подключиться к магистрали и выполнить команду, полученную в первой адресной! фазе.

• 6.5.8.7 Задатчик, осуществив адресную фазу расщепленного цикла, может принять данные предыдущего расщепленного цикла, после чего выполнить адресную фазу следующего расщепленного цикла; затем он должен принять данные текущего расщепленного цикла.

Если задатчику нет необходимости начинать следующий расщепленный цикл, то он должен выполнить фиктивное начало второго цикла с несуществующим адресом, но со своим идентификатором для того, чтобы принять данные исполнителя первого расщепленного цикла.

В промежутках между частями расщепленного цикла задатчик может освободить магистраль.

• 6.5.8.8 Если в первой фазе разделяемого цикла задатчик дал команду арбитража приоритетов 30 ДМ = ДТ — 1, то это должно означать обращение к исполнителю с приоритетным запросом. Исполнитель, выигравший арбитраж приоритетов 30, в конце второ!! фазы должен подключиться к магистрали и вести обмен с буферным модулем.

Буферным модулем может быть порт обмена самого задатчика.

6.5.9 Составной двухадресный цикл передачи данных

• 6.5.9.1 На магистрали так же, как при обращении к исполнителю с приоритетным запросом, может осуществляться пересылка информации непосредственно между двумя исполнителями, минуя задатчик, который должен лишь управлять прохождением цикла, выставляя адреса передающего и принимающего модулей.

• 6.5.9.2 Составной двухадресный цикл передачи должен, в соответствии с рисунком Б.7, состоять из двух связанных циклов:

• - подключения буферного модуля к магистрали;

• - обращения к передающему (принимающему) модулю.

• 6.5.9.3 Для подключения буферного модуля задатчик должен произвести запись «1» в разряд ПБ его РУ и закончить цикл с КЗ = 01, в результате чего буферный модуль нс должен отключаться от магистрали.

• 6.5.9.4 Во втором цикле задатчик должен выполнить групповое обращение к передающему модулю с командой чтения либо к принимающему — с командой записи.

В фазе завершения задатчик должен выставить КЗ = 00, отключающий все .модули от магистрали.

• 6.5.9.5 Если в разряд ПБ РУ исполнителя записана «1», то он не должен сбрасывать свой триггер СМ при КЗ = 01.

В фазе передачи данных буферный модуль должен выполнять действие с данными, обратное указываемому по линии ЗП.

Буферный модуль должен завершать цикл связи с магистралью и сбрасывать разряд П Б только при КЗ = 00.

• 6.5.9.6 В составном двухадресном цикле возможна поочередная работа с различными передающими и принимающими модулями, в частности автосканирование данных и одновременная работа с несколькими принимающими модулями в группе.

7 ПРОТОКОЛЫ ДИАГНОСТИРОВАНИЯ И ИНИЦИАЛИЗАЦИИ НА ПАРАЛЛЕЛЬНОЙ МАГИСТРАЛИ

• 7.1 П р о т о к о л шины контроля

Состав шины контроля определяется разработчиком системы.

• 7.1.1 Сигнал НП должен быть обработан, как указано ниже.

• 7.1.1.1 Предупредительный сигнал НП должен выставляться на магистраль источником питания; он может быть выставлен в любой момент времени.

• 7.1.1.2 При обнаружении сигнала НП модули должны выполнить предписанные им действия, направленные на сохранение своего статуса, связанные с проведением операций на магистрали, за время не более 8 мс.

Через 8 мс после выставления сигнала НП тактирующий модуль должен выставить сигнал СБ = 1 (ДМ = 1), после чего выполнение каких-либо операций на магистрали запрещено.

• 7.1.2 Неготовность к циклу передачи должна быть обработана, как указано ниже.

• 7.1.2.1 Сигналы НС и НД, выставленные исполнителем после фазы обращения, должны указывать на отсутствие потенциальной способности или текущей готовности исполнителя к выполнению полученной команды.

Выставление сигналов НД или НС в результате проведения фазы передачи должно означать исчерпание буфера данных либо требование конца связи.

• 7.1.2.2 В фазе завершения (ФЗ) задатчик должен фиксировать наличие сигналов НС и НД на магистрали в том такте, в котором он обнаружил снятие исполнителем синхросигналов.

В групповом цикле передачи задатчик должен фиксировать появление сигналов НС и НД в каждом такте ФЗ.

• 7.1.2.3 При наличии сигнала НД или НС на магистрали задатчик должен установить соответствующие им разряды РУ00 или РУ01 при чтении (таблица 23) в своем РУ; интерфейсному задатчику следует также установить разряд РУ07 — запроса обслуживания (таблица 23).

• 7.1.2.4 Исполнитель, выставивший сигнал НД или НС на магистраль, должен установить соответствующие диагностические разряды РООО — РО07 или РО08 — РО15 в своем РО (таблица 23).

• 7.1.2.5 Сопрягающий интерфейсный задатчик должен передавать сигнал НС или НД с подчиненной на главную магистраль, но нс передавать их в направлении передачи команды (в обратном направлении).

7.1.3 Исключение цикла передачи должно быть проведено, как указано ниже.

• 7.1.3.1 Комбинация сигналов НС = НД = 1 должна выставляться исполнителем в случае обнаружения фатальных ошибок в своих действиях в цикле либо в работе магистрали, требующих проведения повторного цикла передачи.

• 7.1.3.2 При обнаружении сигналов НС = НД = 1 все модули должны снять свои сигналы с магистрали; задатчик должен прекратить текущий цикл, интерфейсному задатчику следует установить разряды: РУ00 при чтении, РУ01 при чтении, РУ07 и РО06 в своих РУ и РО.

7.1.4 Проверка четности должна быть проведена, как указано ниже.

• 7.1.4.1 Режим проверки четности должен устанавливаться занесением «1» в разряд проверки четности — РУ24 РУ (таблица 23).

• 7.1.4.2 Сигнал ЧУ должен, только в режиме проверки четности, выставляться задатчиком при четности его сигналов на линиях: ДМ, СО, КО. ЗП, МС2, MCI, МР2, МР1.

• 7.1.4.3 Сигналы на линии четности байтов — ЧБО — ЧБ8 должны, только в режиме проверки четности, выставляться в адресной фазе и в фазе записи задатчиком, а в фазе чтения — исполнителем, при четности информации в 0 — 8-м байтах.

• 7.1.4.4 Если исполнитель обнаружил ошибку в четности сигналов на магистрали, он должен выставить сигналы НС = НД — 1 исключения цикла и установиib в своем РО разряд РО05 (таблица 23).

• 7.2 Инициализация и сброс магистр а л и

• 7.2.1 Каждый задатчик обязательно должен производить:

• - групповой сброс модулей своей магистрали;

• - индивидуальный сброс пли инициализацию исполнителей.

Групповая инициализация модулей своей магистрали должна производиться тактирующим модулем.

• 7.2.2 Для выполнения индивидуального сброса или инициализации исполнителя задатчик должен обратиться кого РУ и выставить в фазе записи данных логическую «I» на линии АД00 или АД01 соответственно при выполнении сброса или инициализации.

• 7.2.3 Для выполнения группового сброса модулей задатчик юлжен выоавить комбинацию сигналов СБ = 1, ДМ — 0 на магистраль. Длительность команды группового сброса должна быть нс менее интервала ГИ.

• 7.2.4 Для выполнения групповой инициализации модулей своей магистрали тактирующий модуль должен выставить сигнал СБ при наличии ДМ.

Фазы цикла передачи при групповых сбросе и инициализации нс должны выполняться задатчиком.

• 7.2.5 Исполнитель при получении сигналов индивидуального и группового сброса должен произвести сброс своих регистров данных и РЗ. В .модулях, имеющих буфер команд, должен производиться переход на начало циклически исполняемых подпрограмм.

Наличие СБ является широковещательной командой, которая обязательно должна исполняться всеми модулями Mai 1 сграли.

Цикл индивидуального сброса должен проводиться исполнителями по протоколу цикла передачи.

Модули не должны отвечать синхросигналами подтверждения на команду группового сброса.

• 7.2.6 Сопрягающий задатчик должен выполнять циклы индивидуального сброса так же, как циклы передачи данных.

При команде группового сброса сопрягающий задатчик должен выставить сигнал СБ на подчиненную магистраль, если в его РГ в разряде широковещательного маршрута — РГОО записана «]» (таблица 23). После выполнения команды группового сброса сопрягающий задатчик должен освободить подчиненную магистраль.

• 7.2.7 Исполнитель, при получении команды индивидуальной или групповой сигнализации, должен произвести начальную установку своих РУ. В модулях, имеющих буфер команд, должны производиться начальная загрузка программ обслуживания внутренних модулей и начальная генерация связей между ними.

Если модулю необходимо для инициализации значительное время, то ему следует затянуть цикл инициализации.

• - при индивидуальной инициализации — выставлением обоих синхросигналов ГН и ГЧ;

• - при групповой инициализации — выставлением сигналов НС и НД.

• 7.2.8 Интерфейсный задатчик должен передавать команду индивидуальной инициализации на подчиненную магистраль.

• 7.2.9 Исполнитель связи, находящийся в состоянии инициализации, нс должен отвечать сигналом подтверждения на обращение со стороны второй магистрали (которая нс проводит его инициализации).

Исполнитель связи, находящийся в состоянии сброса, должен отвечать сигналами НС ~ НД — 1 на обращение со стороны второй магистрали.

• 7.3 Инициализация при включении питан и я

• 7.3.1 При начавшемся включении питания тактирующий модуль должен выставить сигналы СБ и ДМ на магистраль. Зафиксировав на магистрали снятие сигнала НП, он должен провести свою внутреннюю инициализацию и начать выработку'тактирующих синхросигналов СП и СВ.

• 7.3.2 Внутренняя инициализация должна проводиться остальными модулями в интервале 2 в 20-й степени ТТ, в течение которого тактирующий модуль должен удерживать сигнал СБ (и ДМ, как действующий задатчик) на магистрали.

Во время внутренней инициализации модули должны ввести в РГ1 код своей позиции на магистрали.

После снятия СБ тактирующий модуль может провести действия, направленные на инициализацию модулей на магистрали.

• 7.3.3 В сложных системах, состоящих из многих магистралей, тактирующий модуль должен обладать функциями интерфейсного задатчика и быть прямо либо через другие модули связан с источником инициализирующих программ.

• 7.3.4 Снятие сигнала СБ тактирующим модулем должно являться командой начального пуска модулей .магистралей.

8 ПРОТОКОЛ ПОСЛЕДОВАТЕЛЬНОЙ МАГИСТРАЛИ

• 8.1 Протокол последовательной магистрали устанавливает требования к.

• - организации кодирования информации;

• - организации обмена информацией.

Технические средства интерфейса МСИ должны обеспечивать логическую и физическую реализацию протоколов функционирования информационных каналов в модульных системах с последовательной передачей информации по двум линиям связи (одной для передачи, другой для приема сигналов).

Протоколы арбитража, цикла передачи данных, диагностирования и инициализации последовательной магистрали аналогичны соответствующим протоколам параллельной магистрали с учетом изложенного в данном разделе.

• 8.2 О р г а н и з а ц и я кодирования и н ф о р м а ц и и

• 8.2.1 Каждый сеанс работы задатчика с магистралью должен состоять из последовательных циклов арбитража ЗД либо 30 и одного или нескольких циклов передачи данных.

• 8.2.2 Каждый цикл арбитража ЗД должен состоять из широковещательной ФО, фазы приоритета и нулевой фазы завершения.

• 8.2.3 Каждый цикл передачи данных должен состоять из фаз обращения и фаз передачи данных.

• 8.2.4 Каждый цикл арбитража 30 должен состоять из широковещательной фазы обращения, фазы приоритета, за которыми должна идти, как минимум, фаза обращения, и (или) фаза передачи данных.

• 8.2.5 Фазы обращения должны включать в себя кадры управления и передачи адреса либо заголовка обращения.

Фазы передачи должны состоять из кадров передачи байтов данных.

На каждую фазу, за исключением фазы приоритета, действующий исполнитель должен формировать кадр контроля, подтверждающий правильность принятой информации и готовность к выполнению команды.

• 8.2.6 .Кодирование битов информации

• 8.2.6.1 На магистрали для передачи информации должен быть использован фазоманипулированный код типа Манчестер-2. Кодирование информации должно осуществляться в соответствии с рисунком Б.8.

Информационные разряды должны передаваться в прямом коде.

• 8.2.6.2 Последовательность обменов информацией между модулями должна быть такой, чтобы на их входах непрерывно присутствовали сигналы задатчиков и исполнителей либо, при свободной магистрали замещающие их сигналы действующего задатчика.

• 8.2.6.3 В каждом из модулей должен быть генератор единой для магистрали тактовой частоты.

Период генератора тактовой частоты должен удовлетворять условию:

(5)

• 8.2.6.4 Каждая передача должна начинаться сигналами синхронизации, занимающими три такта. Синхросигналы, в соответствии с рисунком Б.8, могут быть двух типов: нарастающими и спадающими.

Нарастающие синхросигналы в кадрах передачи данных должны использоваться действующим задатчиком, а спадающие —действующим исполнителем.

• 5.2.6.5 Передача 30 пли ЗД должна состоять только из сигналов синхронизации; нарастающий синхросигнал должен означать наличие запроса, а спадающий — его отсутствие.

• 8.2.6.6 Каждая передача может состоять из одного или нескольких кадров, образующих составной кадр. Второй и последующий кадры составного кадра (его информационные поля) нс должны иметь сигналов синхронизации.

• 8.2.6.7 Каждая передача должна заканчиваться одним тактом, в котором не передастся никаких импульсов (см. рисунок Б.8).

• 8.2.7 Формат и структура кадров

• 8.2.7.1 Каждый (составной) кадр должен иметь целое число (от 1 до 9) информационных полей, размером по 9 битов (тактов) каждое.

В первых трех тактах первого информационного поля должен располагаться синхросигнал.

Количество информационных полей, т. с. длина кадра, должно определяться его типом и разрядностью передаваемой информации. Кадр контроля должен содержать одно информационное поле кадр управления — два поля; кадры обращения и данных должны содержать число информационных полей, задаваемое разрядностью адреса или данных, переданной в кадре управления предыдущего периода.

• 8.2.7.2 Разряды передаваемой информации в информационном поле должны располагаться в порядке уменьшения их веса; последний 9-й разряд должен указывать на четность: первых 5 разрядов - в кадре с синхросигналом и 8 разрядов — в остальных кадрах.

Неиспользованные логические поля должны устанавливаться в логический нуль.

• 8.2.7.3 По назначению и порядку расположения в цикле кадры подразделяют на пять типов: управления, адреса (обращения), данных, контроля, приоритета.

Разряды в информационном поле кадра должны соответствовать определенным сигналам на линиях параллельной магистрали интерфейса МСИ в соответствии с таблицей 21.

Т а б л и на 1\

Тип кддрл	Разряды
7	6	5	4	3	2	1	0	9Г>
У	Нл си СО	рас тающий ixpocimian КО I ЗН	СБ БР	ДМ МС2	дг MCI	БР МР2	БР МР1	ЧУ2 ЧУ1
Л	С ГР	МЛР	ЧА
Д	СТР	МЛР	ЧД
к	Спадающий синхросигнал	НС	НД	ЗФ	OIJ	ДИ	чк
п	Синхросигнал	НИ	Синхросигнал	НИ	ни

• 8.2.7.4 Кадры адреса должны передаваться задатчиком только совместно с кадром управления (после него), поэтому они нс должны содержать собственных синхросигналов и должны восприниматься исполнителями как один составной кадр.

• 8.2.7.5 Если контрольный кадр передастся исполнителем совместно с кадром данных (после него) — в одном составном кадре, то синхросигнал должен передаваться перед кадром данных, а первые 3 бита контрольного кадра должны занимать последние 3 разряда кадра данных.

• 8.2.7.6 В составном кадре адреса информационные поля должны располагаться в порядке уменьшения весов разрядов; в составном кадре данных информационные поля должны располагаться в порядке увеличения весов разрядов (ВА байтов информации).

• 8.3 О р г а н и з а ц и я об м сна и н ф о р м а ц и с й

• 8.3.1 На магистрали всегда должен существовать действующий задатчик, выставляющий на ней определенную последовательность сигналов, в том числе замещающих — при отсутствии циклов арбитража и передачи данных.

• 8.3.2 Последовательность сигналов на свободной магистрали

• 8.3.2.1 Действующий задатчик, если он нс проводит циклов на магистрали, должен непрерывно посылать повторяющийся набор кадров в соответствии с рисунком Б.9а. Первым, содержащим нарастающий синхросигнал, должен быть кадр управления, в котором передается признак К.Ц — СО — КО — ЗП = 0 и модификаторы разрядности адреса — МР2 и МР1.

Вторым должен слитно располагаться замещающий нулевой кадр с максимальной для данной системы разрядностью адреса или данных (в зависимости от того, что больше).

Третьим в периодической посылке должен быть нулевой кадр, замещающий! контрольный кадр (исполнителя); он должен содержать спадающий синхросигнал.

• 8.3.2.2 Во время инициализации системы состояние свободной магистрали должно использоваться задатчиками, подключенными к ней, для фазирования своих синхросигналов управления с нарастающим синхросигналом инициирующего задатчика.

Это состояние должно использоваться исполнителями при инициализации для фазирования своих синхросигналов контроля со спадающим синхросигналом инициирующего задатчика.

Периодическая проверка и подстройка фаз синхросигналов должны производиться и при работающей магистрали.

• 8.3.3 Цикл арбитража на магистрали

• 8.3.3.1 Действующий задатчик с периодичностью, определяемой требованиями конкретной системы, должен проводить на магистрали циклы арбитража запросов доступа и запросов обслуживания.

• 8.3.3.2 Для начала цикла арбитража так же, как на параллельной магистрали интерфейса МСИ, действующий задатчик должен выставить в первом кадре управления сигнал ДТ.

Если в этом кадре ДМ = 0, то должен производиться цикл арбитража ЗД; если ДМ = I, то должен производиться арбитраж 30. в соответствии с рисунком Б.96.

• 8.3.3.3 При арбитраже модули должны выставлять в кадрах приоритета свои синхросигналы по очереди, непосредственно вслед за кадром управления второго периода, в порядке убывания приоритетов запросов.

Если модуль имеет запрос, то он должен выставить нарастающий синхросигнал. Если модуль нс имеет запроса, то он должен выставить спадающий синхросигнал.

Количество модулей, участвующих в арбитраже, и, соответственно, количество полукадров приоритета должно определяться удвоен-

ным числом, полученным добавлением единицы к величине, заданной в двоичном коде модификаторами разрядности МР2, МР1 первого кадра управления.

• 8.3.3.4 Если в кадрах управления второго и последующих периодов имеется сигнал ДТ, то выставление синхросигналов модулями с меньшим приоритетом должно быть продолжено в третьем и последующих периодах. Отсутствие ДТ должно означать окончание фазы приоритета.

• 8.3.3.5 Если число модулей, подключенных к магистрали, не соответствует точно количеству полукадров приоритета (например, нечетное) либо если указанное сигналами МР2, МР1 количество полукадров меньше максимальной разрядности АД, то действующий задатчик должен сам дополнить недостающие полукадры спадающими синхросигналами. По окончании кадров приоритета в каждом периоде действующий задатчик должен формировать нулевой замещающий контрольный кадр.

• 8.3.4 Особенности арбитража ЗД

• 8.3.4.1 По окончании последнего периода фазы приоритета действующий задатчик должен сформировать период, соответствующий свободной магистрали, но без контрольного кадра, после чего он должен прекратить выдачу своих сигналов на магистрали.

• 8.3.4.2 Выигравший претендующий задатчик должен в периоде свободной магистрали сформировать контрольный кадр с разрядом ДП = 1. Он обязательно должен начать формировать управляющие сигналы вслед за этим контрольным кадром.

• 8.3.4.3 Если в фазе приоритета были выставлены только спадающие синхросигналы, что показывает на отсутствие запросов доступа, то действующий задатчик не должен отключаться от магистрали по завершении цикла арбитража ЗД; кроме того, он должен сформировать нулевой замещающий кадр контроля в периоде свободной магистрали.

• 8.3.4.4 Если на магистрали в течение ТИ отсутствуют кадры управления, то инициирующий задатчик должен провести процедуру инициализации и занять магистраль.

• 8.3.5 Особенности арбитража 30

• 8.3.5.1 В последнем периоде фазы приоритета действующий задатчик должен выставить в кадре управления команду обращения к приоритетному исполнителю.

зЗ

• 8.3.5.2 Приоритетным исполнитель должен до окончания кадров приоритета связаться с магистралью (установить СМ) и отвечать на команды обращения (опроса) со стороны действующего задатчика. Как минимум (в однопроцессорной системе), должно быть опрошено содержимое РП, т. с. считан идентификатор обслуживания (вектор прерывания), в соответствии с рисунком Б.96.

• 8.3.5.3 Если в фазе приоритета были выставлены только спадающие синхросигналы, что показывает на отсутствие 30, то действующий задатчик должен сам сформировать нулевые замещающие кадры опроса данных и контроля.

• 8.3.6 Цикл передачи данных на магистрали

• 8.3.6.1 В одном периоде цикла передачи данных задатчик и исполнитель должны в последовательном коде выставлять тс же сигналы на магистрали, которые выставляются ими в одном такте на параллельной магистрали интерфейса МОИ, за исключением сигналов синхронизации подтверждения готовности.

Обобщенным сигналом подтверждения на магистрали должен служить кадр контроля, формируемы!! исполнителем. В отличие от синхросигналов готовности контрольный кадр обязательно должен выставляться исполнителем в каждом предусмотренном для этого периоде цикла передачи данных.

• 8.3.6.2 Цикл записи данных должен проходить в соответствии с рисунком Б.9в, цикл чтения данных должен проходить в соответствии с рисунком Б.9г.

В первом кадре управления цикла передачи данных задатчик должен выставить управляющие сигналы по аналогии с сигналами на ШС параллельно!! магистрали интерфейса МСИ, затем слитно сформировать адресные кадры.

Если перед начавшимся не было предыдущего цикла передач, то задатчик должен сформировать замещающий кадр контроля в соответствии с рисунками Б.91$, Б.9г; в противном случае кадр контроля должен формироваться исполнителем предыдущего цикла.

• 8.3.6.3 Кадры управления последующих фаз цикла передачи должны формироваться задатчиком.

Кадры контроля должны формироваться исполнителем; кадр контроля текущего периода должен являться ответом на команду управления, полученную исполнителем в предыдущем периоде.

В цикле записи задатчик должен слитно с кадром управления формировать кадры записываемых данных. В цикле чтения кадры данных (с синхросигналом) должны формироваться исполнителем перед слитным с ним кадром контроля.

• 8.3.7 Модификации циклов передачи данных

• 8.3.7.1 Поскольку период последовательной магистрали подобен такту параллельной магистрали интерфейса МСИ, на последовательной магистрали возможны:

• - все модификации обращения — чтение или запись ВА, ИП, ЛИ, ВБ данных;

• - модификации в фазах передачи данных — единичная и множественная передача, двунаправленная передача и расслоение памяти;

• - модификации кодов завершения цикла.

• 8.3.8 Состояние ожидания на магистрали

• 8.3.8.1 Последовательность сигналов на магистрали в состоянии ожидания должна соответствовать приведенной на рисунке Б.9д.

• 8.3.8.2 Если исполнитель не готов к приему пли выдаче информации, то он должен:

• - зафиксировать сигналы задатчика в текущем периоде;

• - сформировать, если идет фаза чтения, замещающий нулевой кадр данных;

• - выставить разряд ЗФ в кадрах контроля обязательно четного и следующего нечетного периодов цикла.

Если в текущем периоде в кадре управления получена команда записи или КЦ, го неготовый исполнитель должен выставить в двух следующих четном и нечетном периодах только кадры контроля.

Пары сигналов ЗФ могут выставляться исполнителем на количество периодов, нс превышающее ТЗ, во избежание «зависания» магистрали.

Полученная команда КЦ нс должна выполняться исполнителем, если он в этом периоде выставляет сигнад ЗФ в кадре контроля.

• 8.3.8.3 Задатчик, получив сигнал ЗФ в контрольном кадре определенного периода, должен закончить формирование сигналов этого периода, но нс считать его выполненным; затем он должен циклически повторять передачу своих сигналов предыдущего и текущего периодов до тех пор, пока нс получит от исполнителя контрольный кадр с ЗФ = 0.

• 8.3.8.4 Адресованный исполнитель нс должен выполнять команду, если в кадре контроля предыдущего периода присутствовал признак ЗФ.

ГОСТ Р 50833-95

• 8.3.8.5 Рекомендуется, чтобы в циклах передачи данных, где возможно получение сигнала ЗФ от исполнителя, задатчик, после окончания цикла. формировал один период свободного состояния магистрали .

9 ПРОТОКОЛ ВЗАИМОДЕЙСТВИЯ В СИСТЕМАХ НА БАЗЕ ИНТЕРФЕЙСА МСИ

• 9.1 Распределение В А

• 9.1.1 ВА модулей обязательно должны занимать целую страницу размером 2 в степени N байтов. Базовый адрес (БА) модуля обязательно должен находиться в начале страницы.

Распределение зон для размещения программ, данных, РУ-стату-са, сквозных «окон» и маршрутных таблиц должно соответствовать указанному на рисунке Б. 10.

• 9.1.2 Модулям с малой величиной ВА следует присваивать малые величины БА с целью более эффективно использовать диапазон адресов системы.

Следует выбирать размер страницы минимальным и, в пространствах приоритета или данных, занятым полностью; тогда адреса однотипных модулей (например, памяти) могут образовать сплошной массив.

• 9.1.3 Регистры, используемые в пространстве связи модуля, должны иметь ВА, соответствующие указанным в таблице 22.

1 а б л и ц а 22

Регистр	ВА	Н.пн.гк'ние
РУ	0	Регистр управления
РО	4	Регистр ошибок
РМ	8	Регистр масок
РЗ	12	Регистр запросов
РВ	16	Pei негр вектора прерывания
PI	20	Pci 1 icrp таймера

Окончание таблицы 22

Peiucip	ВЛ	Н.вп.1 lemie
РЛ	24 — 28	Регистр ЛА модуля
м г	25 - 39	Маршрут пая таблина
РГ		Регисгр групповых маршрутов
РД	40	Регистр данных — окно для косвенной адресации
PH	44	Регистр начального (текущею) адреса
РК	48	Регистр конечного адреса
PH	52	Регистр приоритета
РИ	56	Регистр источника (обслуживания)
PC	60	Регистр счета (байтов)
БЗ	64 - 95	Буферная зона (сообщений)
	96 - 127	Зона сообщений (при записи) Информационная зона (при тгении)
	128 — 2 * (N — 1)	Ре п 1 стр ы 11 о; i ьзо нагеля
сз	2 * (N — 1) — 2 * N	Сквозная зона
а — cnipni	не 32 бита маршрутной lafviimw; * — знак сюпени

Использование всех перечисленных регистров и всех их разрядов нс является обязательным; однако, если в модуле имеется программно доступный регистр (разряд регистра), функциональное назначение которого соответствует одному из перечисленных ниже стандартных регистров, то его ВА (расположение в регистре) и назначение обязательно должны быть такими, как указано ниже.

Запрещается использовать адреса, выделенные под стандартные регистры, для размещения регистров другого назначения.

При обращении к регистрам из отсутствующих разрядов обязательно должны считываться нули.

• 9.1.4 Регистры дуплексных задатчиков, исполнителен и задатчиков связи должны быть двойными: свой набор должен быть для каждой из сторон сопрягающих модулей (например, 1 РУ и 2РУ).

• 9.1.5 Вее программно доступные регистры должны быть записываемыми и читаемыми.

Запись в разряды РУ00 — РУ 15 РУ и в РМ запросов обслуживания должна производиться селективно: записываться должны только тс разряды, в которых выставлена единица; запись нулей в РУ00 — РУ 15 и в РМ нс производится.

Сброс разрядов РУ00 — РУ15 РУ должен производиться селективно-формальной командой записи единиц в сбрасываемые разряды по адресу РО. Сброс разрядов РМ должен производиться записью единиц по адресу РЗ.

• 9.1.6 РУ. РВ и РП должны сбрасываться командой инициализации. В РВ и РП при инициализации в 10 — 15-й разряды должен вводиться код позиции модуля на магистрали.

РО, РМ и РЗ обслуживания, а также PC должны сбрасываться командами инициализации и сброса.

PC должен декрементироваться после окончания фазы цикла, но только в том случае, если его содержимое отлично от нуля.

• 9.1.7 При записи пли чтении в сквозную зону («окно» интерфейсного задатчика) должны производиться запись или чтение на подчиненной магистрали.

• 9.1.8 В РМ, РЗ, РГ и в МТ информация должна быть представлена в унитарном (линейном позиционном) коде. Допускается старшие разряды логического адреса модуля в РА представлять также в унитарном коде.

• 9.1.9 РУ модуля

• 9.1.9.1 Назначение использованных разрядов РУ модуля должно соответствовать указанному в таблице 23.

Разряды РУ должны выполнять предписанные им функции управления при записи в них логической «I».

• 9.1.9.2 Разряды ПР, ОР, ДР должны разрешать действия, выполняемые модулем при установке, соответственно, его СИ, 30. ЗД.

• 9.1.9.3 Разряд СИ должен переводить модуль из начального состояния в состояние исполнения предписанных ему действий.

Чтение СИ = 1 должно означать, что модуль находится в процессе выполнения требуемого действия.

Та б л и ц а 23

Номер р прял i РУ	II i«л i книг	Тиврнряд РУ
РУ00	(Текущий) сброс блока (при заилен) Неготовность данных (при чтении)	СБ нд
РУ01	Инициализация начальная (при записи) Нсиловность к связи (при чтении)	ИН НС
РУ02	IIvck разрешен	ПР
PV03	Старт (при записи) Исполнение (при чтении)	СИ
РУ04	Гест/калибровка	ГК
PV03	Обслуживание передано	ОП
РУ06	Обслуживание разрешено	ОР
РУ07	Запрос обслуживания	30
Р\()х	Испотнитель магистрали	ИМ
РХ09	Задатчик магистрали	зм
РУ10	Сохранение режима подчиненности	СРП
PVH	Автономный режим	АР
PVL2	Множественный доступ	мд
PV13	Доступ получен	дп
РУ 14	Доступ разрешен	ДР
PVb	Запрос доступа	зд
РУ 16	Модификатор разрядное!!! данных 1	МРД1
РУ17	Модификатор разрядносш данных 2	МРД2
РУ 18	Запись в автономном режиме	311А
PV|9	Модификатор разрядности uipeci 1	MPAI
PV20	Модификатор paapzHHOcijj |дрсса 2	МРА2

Окончание таблицы 2J

Номер рпря!.» РУ	Н.внл иние	(Кто качение	Тип разряд РУ
РУ21	Модификатор адресного пространства 1	МА1	зп/чт
РУ22	Модификатор адресного пространства 2	МЛ2	ЗП/’Г!
РУ23	Групповое обращение	ГО	зп/чт
РУ24	Проверка четности	ПЧ	Зп/'ГГ
РУ25	Шина раздельная	ШР	зи/чт
РУ26	Код начала обращения	КН	зп/чт
РУ27, РУ28	Код конца обращения	кк	зп/чт
РУ29	Пересылка в(из) буфер(а)	ПБ	зп/чт
РУЗО. РУ31	Число слоев памяти	ЧС	зи/чт

• 9.1.9.4 Разряд ТК должен переводить модуль в тестовый режим работы или в режим калибровки.

• 9.1.9.5 Чтение ОП = 1 должно означать для исполнителя что он передал свои 30. а для задатчика — получение вектора прерывания.

• 9.1.9.6 Разряды ИМ, ЗМ должны управлять, если модуль многофункциональный, текущей функцией, реализуемом модулем по отношению к магистрали. Если ИМ = ЗМ = 0, то модуль должен быть заблокирован (например, находиться в резерве).

• 9.1.9 7 Разряд СРП должен устанавливаться при обращении к модулю на стороне главной магистрали. Если в ФЗ цикла на магистрали на линии MCI находится «I», то СРГ1 должен остаться в единичном состоянии.

Исполнитель связи, если со стороны одной магистрали СРП = I, нс должен исполнять команды второй магистрали и должен ответить на обращение сигналом НС = 1.

Интерфейсный задатчик нс должен при СРП = 1 освобождать подчиненную магистраль. Если СРП = 0, задатчик должен, при наличии ЗД, освободить магистраль, начав цикл арбитража ЗД.

Рекомендуется, чтобы разряды ИМ, ЗМ, СРП обеих сторон модулей связи были читаемыми с каждой из сопрягаемых магистралей, если модуль может быть на них в качестве исполнителя.

• 9.1.9.8 Разряд АР должен переводить интерфейсный пли программируемый задатчик в автономный режим работы. По исчерпании (заполнении) буфера данных, т. с. обнулении (переполнении) PC, или завершении автономной программы задатчик должен запросить обслуживание у своей главной магистрали (установить 30 — 1).

• 9.1.9.9 Разряд МД должен задавать режим прерываемого доступа при СРП = 1. Если МД — 0, то между циклами передачи задатчик не должен отпускать магистраль. Если МД = 1, то задатчик должен, при наличии ТО на магистрали, начинать арбитраж ЗД и сам участвовать в нем с целью вновь занять магистраль.

• 9.1.9.10 Чтение ДП = 1 должно означать, что задатчик получил доступ к подчиненной магистрали; в интерфейсном задатчике без буфера данных установка ДП должна вызывать запрос обслуживания на стороне главной магистрали.

• 9.1.9.11 Разряды РУ16 — РУ23 должны использоваться при работе задатчика в автономном режиме (ЛР — 1) либо в интерфейсном задатчике, подключенном исполнительной частью к нестандартной магистрали (микропроцессору).

В последнем случае в режиме относительно-страничной адресации должно блокироваться действие разряда ЗПА, а сигнал ЗП должен выставляться интерфейсным задатчиком соответственно циклу записи или чтения, инициируемому с нестандартной магистрали.

• 9.1.9.12 Установка разряда ГО должна приводить к снятию задатчиком сигналов ДМ и ДТ в первой ФО и к разблокированию его схемы групповой синхронизации.

9.1.913 Разряд ПЧ должен переводить модуль в режим проверки четности сигналов управления, адресов и данных.

При работе с исполнителями, нс имеющими схем контроля четности, в задатчике должен быть сброшен разряд ПЧ.

9.1.9.14 Разряд ШР должен определять порядок выставления адресов и данных на магистраль.

9.1.9.15 Разряды КН и КК2, КК1 должны, в соответствии с таблицей 20, определять, какой посылкой должна начинаться вторая ФО:

• - при КН = 0 — с МС2 = 0, MCI = 0;

• - при КН = 1 — с МС2 = 0, MCI = 1,

и какой она должна заканчиваться:

• - код КК должен определять конечный код на линиях МС2 и MCI,

9.110 РО модуля

• 9.1.10.1 При записи в РО00 — РО15 должен осуществляться селективный сброс тех разрядов РУ00 — РУ 15, в которых в цикле передачи данных выставлены единицы.

• 9.1.10.2 Назначение использованных разрядов РО модуля при чтении РО должно соответствовать указанному в таблице 24.

Г а б л и ц а 24

Раф ял РО	Назначение
РО00	Исполнитель пуст
POOI	Исполнитель переполнен (переполнение PC)
РО02	Данные обрабатываются
РООЗ	Ошибка в направлении передачи данных
РО04	Ошибка в разрядности данных
РО05	Ошибка в четности
РО06	Ошибка исполнителя
РО07	ГИ
POOS	Неправильно указан ВЛ
РО09	Ошибка в разрядности адреса
РОЮ	Ошибка в режиме адресации
РОИ	Ошибка в режиме связи

Окончание таблицы 24

Разряд РО	Назначение
РО12	Ошибка в способе адресации
РО13	Her связи с исполнителем
РО14	Встречное обращение
РО15	ГЗ
РО16-РО31	Маски и сброс разрядов РООО — РО15	зп/чт

• 9.1.10.3 Запись единиц в разряды РО16 — РО31 должна блокировать чтение соответствующих им разрядов РООО — РО15. Непосредственно в момент записи должен происходить сброс маскируемых разрядов.

• 9.2 П е р с д а ч а 3 0

• 9.2.1 Передача 30 с магистрали на магистраль должна производиться, как и передача данных, с помощью сопрягающих модулей.

• 9.2.2 На каждой из сторон сопрягающих модулей может быть реализован любой протокол прерываний; тем не менее, следует на магистрали более высокого уровня использовать протокол прерываний более высокого ранга.

• 9.2.3 В системах с большим количеством редких рассеянных данных следует использовать иерархические структуры группового опроса исполнителей. Поиск данных должен начинаться с верхних структурных уровне)! специальным задатчиком, ориентированным на быстрый поиск содержащих информацию битов регистра запросов (модулей магистрали).

• 9.3 Р е ж и м ы а д р с с а ц и и

• 9.3.1 Режим прямой адресации

• 9.3.1.1 Прямая адресация может быть реализована в случае связи магистралей через интерфейсный задатчик, при одинаковой разрядности принимаемых и передаваемых адресов в цикле.

• 9.3.1.2 Интерфейсный задатчик, если адрес на главной магистрали нс входит вето зону ВА, но содержится вето МА, должен пропускать этот адрес на подчиненную магистраль без изменений.

• 9.3.2 Режим относительно-страиичнои адресации

• 9.3.2.1 Относительно-страничная адресация может быть реализована при связи магистралей через интерфейсный задатчик.

• 9.3.2.2 Адрес смещения сквозной зоны должен быть предварительно записан в PH задатчика.

• 9.3.2.3 При попадании адреса на главной магистрали в пределы сквозной зоны интерфейсного задатчика он должен объединить N- -1 младших разрядов поступившего адреса с адресом смещения, хранящимся в его PH подчиненной магистрали, и выдать образованный адрес на подчиненную магистраль. Код адресного пространства и модификаторы связи должны передаваться ЗИ с главной на подчиненную магистраль без изменений.

• 9.3.3 Косвенная адресация

• 9.3.3.1 Косвенная адресация должна использоваться в случае связи магистралей с помощью задатчиков связи либо при автономном режиме работы задатчика; она может быть также использована в интерфейсном задатчике.

• 9.3.3.2 Адрес обращения к подчиненной магистрали должен предварительно записываться в РМ задатчика; он нс может быть более чем 32-разрядным при косвенной адресации.

• 9.3.3.3 Если обращение с главной магистрали адресовано к РД интерфейсного задатчика, находящегося нс в автономном режиме (АР = 0), то последний должен начать цикл передачи и выставить в фазе обращения на подчиненную магистраль адрес, хранящийся в его PH.

Код адресного пространства должен им выставляться из разрядов МА2, MAI (РУ21— РУ22), а выставляемые модификаторы связи должны определяться кодами в разрядах КН и КК2, КК1 (РУ26 — РУ28).

• 9.3.3.4 Задатчик должен инкрементировать ВА на подчиненной магистрали по завершении фазы в соответствии с разрядностью передаваемых данных, если содержимое разрядов ЧС2, ЧС1 его РУ нс нулевое.

• 9.3.4 Указанные выше режимы относительно-странично]! и косвенной адресации могут быть использованы и в исполнителях — при обращении к их ВА.

9 4 Р е ж и м ы связи соседних м а г и с т р а л е й

• 9.4.1 Каждая из обеих сопрягаемых одним .модулем магистралей может быть либо главной!, содержащей действующий задатчик, либо подчиненной в текущем цикле передачи данных; в частности, обе магистрали могут быть главными, т. е. взаимодействовать через исполнителя связи. Инициатором (ведущим) цикла может быть и сам задатчик, сопрягающий магистрали, тогда обе магистрали являкмея ему подчиненными.

Режим связи, т. е. порядок взаимодействия сопрягающею модуля с магистралями, должен определяться типом модуля и тем, кто является ведущим в данном цикле.

• 9.4.2 В РУ каждой из сторон модуля разряды ИМ и ЗМ должны указывать, кто является ведущим цикла: первая магистраль, вторая магистраль либо сопрягающий их задатчик.

• 9.4.3 РМ должны быть доступны со стороны главной магистрали. Доступ со стороны подчиненной магистрали должен быть заблокирован и модуль должен отвечать сигналом НС = I на подобное обращение.

Исключение могут составлять читаемые с подчиненной магистрали указатели ведущего цикла — разряды ИМ, ЗМ, СРП в РУ.

• 9.4.4 Рекомендуется делать период подчинения дуплексных сопрягающих модулей определенной магистрали по возможности меньшим — непосредственно на время цикла передачи (блока) данных для того, чтобы основную часть времени сопрягающий модуль был доступен с обеих сторон и обеспечивал прохождение нспсрссскаю-шихся во времени передач с обоих направлений.

• 9.4.5 В случае одновременного (встречного) обращения с обеих сторон доступ должен быть предоставлен одной из магистралей на основе соотношения приоритетов. Приоритеты могут содержаться в самих обращениях либо храниться в РП соответствующих сторон.

На проигравшую при встречном обращении магистраль модуль должен выставить сигнал НС = 1, а в своем РО он должен установить разряд РО14.

• 9.4.6 Пуск задатчика

• 9.4.6.1 Предварительный пуск интерфейсного задатчика на занятие магистрали и пуск задатчика связи должны осуществляться установкой разряда ЗД в РУ. Разряд ЗД должен быть установлен программно; он может быть установлен и с передней панели модуля.

При РД = ЗД = 1 задатчик, по освобождении сопрягаемой магистрали, должен сделать попытку се занятия. В случае неудачи задатчик должен ждать следующего освобождения магистрали.

Интервал ожидания должен быть не более ТЗ, после чего задатчик должен отказаться от попытки доступа. Задатчик может предпринять следующую попытку через случайный интервал времени.

• 9.4.6.2 После занятия подчиненной магистрали интерфейсный задатчик должен установить разряд получения доступа — РУ13ЧТ, 30, сбросить разряд ДР в своем РУ, а также осуществить прерывание главной магистрали выставлением сигнала ТО, если оно разрешено установленным разрядом ОР в его РУ.

• 9.4.6.3 Задатчик связи должен сначала занять ту магистраль, которая указана нулем в разрядах 1ИМ или 2ИМ РУ его сторон.

• 9.4.6.4 Прямой пуск интерфейсного задатчика, с установкой разряда ЗД, должен осуществляться при наличии обращения со стороны главной магистрали:

• - к его РД — при косвенной адресации (в неавтономном режиме);

• - к его сквозной зоне — при относительно-страничной адресации;

• - если выставленный адрес при прямой адресации:

а) является позиционным и содержит нули на линиях АДОО — АД05,

б) является логическим и входит в первые 128 групповых адресов или содержится в МТ.

В этих ситуациях ЗИ следует приостановить выполнение цикла на главной магистрали выставлением обоих синхросигналов ГН и ГЧ до занятия подчиняемой магистрали.

При прямом пуске ЗИ установка разряда 30 в его РУ нс должна производиться; но должен устанавливаться разряд СП на стороне подчиненной магистрали.

• 9.4.7 Непосредственная связь магистралей

• 9.4.7.1 Непосредственная связь двух магистралей должна осуществляться задатчиками, нс имеющими буферов данных. Задатчик должен связывать PM IM и PM 2М единовременно в каждой ФД.

• 9.4.7.2 Ведомый режим связи должен осуществляться интерфейсным задатчиком под непосредственным управлением главной магистрали.

• 9.4.7.3 Генерация цикла должна производиться ЗИ при тех же условиях, что и его прямой пуск. Интерфейсный задатчик должен пропускать с главной магистрали на подчиненную сигналы управления, модификаторы, данные записи, синхросигнал ГЗ, а в обратном направлении — данные чтения, сигналы диагностирования и синхросигналы ГН и ГЧ. Управляющие сигналы группового обращения ДМ — ДТ = 0 должны пропускаться ЗИ на подчиненную магистраль, если обращение входит в указанный в его РГ групповой маршрут.

• 9.4.7.4 Освобождение подчиненной магистрали, при наличии ЗД, должно производиться интерфейсным задатчиком при;

• - получении сигнала МС — 1 в ФЗ с главной магистрали;

• - сбросе разряда СРП в его РУ.

• 9.4.7.5 В ведущем режиме связь осуществляется задатчиком связи, который подготовляется со стороны главной магистрали. Направление передачи данных в этом режиме должно определяться взаимосогласованным состоянием разрядов 1-ЗА и 2-ЗА РУ его сторон. Адреса передающего и принимающего исполнителей должны быть записаны в регистры 1РН и 2РН задатчиков связи.

Задатчик связи по команде занятия магистрали (запись «1» в ЗД) должен занять сначала указанную, а затем и вторую магистраль. Заняв обе магистрали, ЗС должен сам инициировать единичный цикл их связи либо множественный цикл, если на той стороне, где разряд ИМ = 1, счетчик PC ненулевой.

Задатчик связи должен выставить для передающего исполнителя сигнал чтения, а для принимающего — сигнал записи; должен пропускать через себя данные передающего исполнителя, переводить его синхросигналы ГН и ГЧ в перепады синхросигнала ГЗ для принимающего исполнителя; сигналы управления и модификаторы он должен выставить из своих РУ, а сигналы диагностирования фиксировать с обеих сторон.

Задатчик связи должен начать ФЗ цикла передачи при.

• - обнулении регистра счета;

• - ошибке в цикле.

В ФЗ ЗС должен выставить сигнал MCI — 0 на ту магистраль, для которой разряд СРП = 0.

По завершении цикла ЗС следует на стороне своей главной магистрали, т. е. где ИМ = 1, установить разряд 30, после чего он обязательно должен освободить свою главную магистраль. Подчиненная магистраль должна освобождаться ЗС, если для нее СП = 0.

Если на стороне главной магистрали разряд OP — 1, то задатчик связи должен выставить на нее сигнал требования обслуживания.

• 9.4.8 Косвенная связь магистралей

• 9.4.8.1 Косвенная связь соседних магистралей должна осуществляться модулями, имеющими буферы данных.

• 9.4.8.2 Две магистрали должны, в соответствии с рисунком А. 1с, осуществлять связь через ИБС путем попеременного обращения к его буферу.

• 9.4.8 3 Задатчики, реализующие косвенную связь магистралей, должны после загрузки или подготовки буфера и управляющих регистров переводиться в режим автономной работы с подчиненной магистралью.

• 9.4.8 4 В автономном режиме ЗБИ, в соответствии с рисунком А. 1г, и ЗБС должны находиться в потенциальном подчинении главной магистрали, т. е. вне интервада выполнения цикла передачи они должны быть доступны с ее стороны.

При обращении со стороны главной магистрали во время проведения цикла в автономном режиме задатчик должен отвечать сигналом НС = НД = 1 и нс должен выполнять указываемую операцию, если только это нс операция индивидуального или группового сброса.

В автономном режиме ЗБС должен сначала осуществить связь с передающим модулем, а потом передать содержимое своего буфера принимающему модулю.

Условия проведения и окончания цикла по отношению к подчиненной магистрали, а также завершения связи в автономном режиме должны быть такими же, как в ведущем режиме.

• 9.5 Рсж им ы связи через транзитные маг и-с т р а л и

• 9.5.1 Связь двух структурно удаленных магистралей должна осуществляться путем взаимодействия по цепочке сопрягающих задатчиков и транзитных магистралей вдоль заданного маршрута. В системах, состоящих из многих магистралей, могут быть организованы: линейная структура, цепочечная, древовидная, матричная, кольцевая, полносвязная сеть. Связь осуществляется интерфейсными задатчиками, они могут иметь буферы данных и быть дуплексными.

• 9.5.2 Коммутация каналов

• 9.5.2.1 При непосредственной связи двух удаленных магистралей следует использовать РП, могут быть также использованы PH — при относитсльно-страничнои адресации, РГ — при групповой адресации либо МТ — при прямой логичсскон адресации, если маршруты связи фиксированы в системе.

Если маршруты связи нс фиксированы, то конечный адрес исполнителя должен передаваться во вторичном адресе обращения.

• 9.5.2.2 Связь в режиме коммутации каналов должна начинаться с установления пути прохождения данных через транзитные магистрали и сопрягающие их интерфейсные задатчики. Установление канала связи должно состоять в поочередном занятии транзитных магистралей.

• 9.5.2.3 Если ЗИ вдоль маршрута изначально нс подготовлены к проведению связи, то исходный задатчик должен провести серию из нескольких циклов подготовки, обращаясь каждый раз к РУ следующего ЗИ вдоль маршрута, к которому получен доступ.

• 9.5.2.4 Если ЗИ вдоль маршрута изначально готовы к проведению связи (например, при прямо]*! адресации), то установление канала связи должно производиться непосредственно обращением, т. е. началом передачи.

Если система имеет фиксированные приоритеты маршрутов связи, то в обращении не должно быть фаз приоритета либо в разрядах приоритета доступа к магистрали должны быть нули. Тогда ЗИ вдоль маршрута связи должны брать коды приоритета, при доступе к сопрягаемой магистрали либо при арбитраже встречных обращении (если ЗИ дуплексный), из своих регистров РП.

Если обращение содержит ненулевой код приоритета доступа к магистрали, то он должен использоваться всеми ЗИ вдоль маршрута для доступа к подчиняемым магистралям.

9.5.3 Коммутация сообщений

• 9.5.3.1 При косвенной связи двух структурно удаленных магистралей, осуществляемой с помощью ЗБИ, должны использоваться регистры PH, РК, РП, РИ, PC; буферная зона приема-передачи сообщений; МТ, при фиксированных маршрутах связи. ЗБИ вдоль маршрута должны быть готовы к проведению связи.

• 9.5.3.2 Связь в режиме коммутации сообщений должна осуществляться путем поэтапной пересылки сообщении от одного ЗБИ к другому вдоль маршрута связи. Этап пересылки сообщения должен производиться циклом множественной передачи данных. В ФО должен передаваться заголовок сообщения, а в фазах передачи — его блок данных.

ГОСТ Р 50833-05

• 9.5.3.3 При передаче сообщения по фиксированным маршрутам разрядность М — МТ интерфейсных задатчиков обязательно должна быть не ниже разрядности адресов модулей, принимающих сообщения (но меньше полного адреса).

• 9.5.3.4 Заголовок сообщения должен содержать связную посылку адреса и данных, которые должны быть расположены в указанном ниже порядке и должны быть записаны в следующие регистры ЗБИ:

• - адрес заголовка — в РК;

• - приоритет и идентификатор сообщения — в РП;

• - обратный адрес источника — в РИ;

• - длина блока данных сообщения — в PC.

Назначение разрядов РП должно соответствовать указанному в таблице 25.

Г а б л и ц а 25

Р.1 (ряд РП	Назначение
РП00 - РП05	Приоритет доступа к модулю
P1I06 - РП09	Приоритетный тип сообщения
РП 10 - РГ115	Приоритет доступа к магистрали
P1I15 - PII31	Иде h i и ф и като р с ооб 1 це пня

Признаком передачи сообщения обязательно должно быть ненулевое содержимое, записываемое в разряды РП06 — РП07. Если содержимое этих разрядов нулевое, то в РП должна производиться простая запись уровней приоритетов доступа к модулю и к магистрали.

Приоритетный тип сообщения определяет его назначение, которое должно соответствовать одному из указанных в таблице 26.

Разряды РП10 — РП 15 должны использоваться задатчиком для выставления кода приоритета на линии ИП00 — ИП07 при арбитраже доступа к магистрали.

Идентификатором сообщения может служить (косвенный) адрес программы, обслуживающей данное сообщение. Сообщения о запросе и выделении по этому запросу буфера должны иметь одинаковый идентификатор. Если сообщение состоит из пакетов, то в ука-

T а б л и u a 26

РП09	РПОХ	РП07	РП06	Приоритетный тип сообщения
(1	X	X	0	Сообщение пол ь зо ва ге;]я
0	0	0	1	Загребованпе блока данных
0	0	1	1	Передача блока данных
0	1	0	1	Сообщение о запросе буфера
0	1	1	1	Сообщение о выделении буфера
1	X	X	0	Резерв
1	0	0	1	Сообщение о запросе обслуживания
1	0	!	1	Конец сообщения
1	1	0	1	Сообщение принято
1	1	1	1	Сообщение не принято

занный идентификатор должен быть включен идентификатор пакета.

• 9.5.3.5 Сообщение о запросе обслуживания может содержать только заголовок, т. е. в регистр счета ЗБИ могут быть записаны нули.

Сообщение о запросе буфера должно, как минимум, содержать одну посылку в блоке данных — указание длины (в бантах) запрашиваемого буфера.

Сообщение о предоставлении буфера должно, как минимум, содержать две посылки в блоке данных — указатели адреса предоставленного буфера и его длины (в байтах).

Сообщение о затребовании данных модуля должно содержать эти же обязательные первые посылки в блоке данных — адрес участка ВА модуля и его длину. Этим участком может быть выделенный буфер данных.

ГОСТ в 50833-95

В конечном принимающем модуле блок данных сообщения должен быть записан по ВА, указанному в PH. Блок записываемых данных в определенный участок ВА модуля должен начинаться теми же двумя стандартными посылками, что и сообщение о затребовании данных и сообщение о предоставлении буфера.

• 9.5.3.6 Начало сообщения должно иметь адрес, находящийся в МТ данной стороны ЗБИ при фиксированных маршрутах связи, либо иметь в ВА свой конечный адрес.

Если содержимое РП06 — РП09 ненулевое, запись в регистры этой стороны ЗБИ должна быть запрещена и он должен отвечать сигналами НС = НД — 1 в ФО.

Если РП06 — РП09 одной стороны содержит нули, то запись с этой стороны ЗБИ должна быть разрешена.

После записи адреса заголовка в РК дуплексный ЗБИ, при появлении на другой стороне встречного сообщения, должен провести сравнение кодов приоритетов. На стороне с более высоким приоритетом ЗБИ должен установить указатель главной магистрали - разряд И М в РУ.

На сторону с меньшим приоритетом встречного сообщения дуплексный ЗБИ должен выставить:

• - сигналы НС = НД = 1, если он имеет один общин буфер данных;

• - синхросигналы ГН = ГЧ = I отсрочки приема сообщения, если он имеет раздельные буферы данных для каждой из сторон.

Со стороны с большим приоритетом дуплексный ЗБИ должен осуществить прием сообщения, после чего дуплексный ЗБИ с раздельными буферами данных должен принять отсроченное сообщение.

Пр. 1нятое сообщение с более высоким приоритетом должно быть передано дуплексным ЗБИ первым. Сообщение должно передаваться ЗБИ на подчиненную магистраль в том же порядке, что и при получении. По окончании передачи сообщения ЗБИ должен сбросить РП и освободить подчиненную магистраль.

ЗБИ, получив сигналы НС — НД = 1 в ФО, должен отказаться от продолжения ФО; ему следует освободи 1 ь подчиненную магистраль и повторить попытку через случайный ишервал времени.

Исполнитель, принимающий сообщения, должен иметь структуру регистров в пространстве связей такую же, как ЗБИ.

ПРИЛОЖЕНИЕ A (реко иендуемое)

ПРИМЕРЫ МОДУЛЕЙ, МАГИСТРАЛЕЙ И СИСТЕМ, РЕАЛИЗУЕМЫХ С ПОМОЩЬЮ ИНТЕРФЕЙСА МСИ

ххххххххдя —I

:>

(кабельная) Узел запроса

Буфер данных

| Модуль устройство, — —прибор

о Источник команд

(о} Источник программ

Преобразователь параллельного кода в последовательный

ПРБ

1М

1М

1М

Модуль

□

КР -> j о>—ГД—> то--<

О. - КЧ--1----->

к-----1--ДЧ--

И Модуль

о>-тд-> о -КЧ-> |<-дч--<-ТО-. 1 |<-ДЧ.-[

МОДУ«* --КР -> I

о>-тд-> <-ТД-<о <-ДЗ--|--ДЧ--<- то--<

- |<_дЗ--р

|<-ТО-- |

|<-Дм-|

10 0 о

1*10 о

<10 0

О 1Ж)

а - стоооиа выставления ТО

0 ouiobkhc фчнкиионltihhc >темеити МСИ б) схновнне гимн клиникой и исполните ин ти нрimmh риюп t р пряди ИМ ЗМ ЛР в РУ сторон в) $И i) ?И ь буфером Д1ннпх д) ЗС е) ИС с 6v<]xpuM iiiiinrc

ГОСТ Р 50835-95

□

""" V—"

и послждо-

*V. *Ъ -Xz ■'“С. *V «"V

акгельмая

(0)
0 U^v-J
МП	ОЗУ

U ххххххххххххххх

1		0
	Q	0
V — V —	зди

up dur

а) одноплатная микроЭВМ. подключенная черев кабельную магистраль МСИ к НМД: б) персональная ЭВМ. TTY: в) двухпроцессорная мнкроЭВМ: г) вычислительная система с локальными подсистемами обработки данных: д)сйян» двух микроЭВМ черег ЗДИ (прямой доступ в память): е) сиять двух ммкроЭВМ через ИС (общее ОЗУ)

Рисунок А.2 — Примеры реализации средств ВТ на основе магистралей и модулей МСИ

а) система писледокгтельной обработки данных со связями через двухпортивме ОЗУ: б) сиасма параллельном обработки, в) матричная структура на основе двухпортовых ОЗУ

ГОСТ Р 50833-95

а)

i) твучуровневая литии ы аруктура н» ochorc кабел1ной межкарклсиий магистрали о) трехуровневая древо видны структура в) килтевая структура

ПРИЛОЖЕНИЕ Б (обязательное)

ВРЕМЕННЫЕ ДИАГРАММЫ ФУНКЦИОНИРОВАНИЯ ЛОГИЧЕСКИХ СРЕДСТВ ИНТЕРФЕЙСА МСИ

св

СП

ТД \

прз

3_ _5__ _6_ ___9_ _

X_х_х_X_х_х_х_х_х_х X X X х

I —

I - - — - --

/

то

ДМ

дт

при

__________________/

<

I

ДВЗ __________________________________________ _ ■ _

• — — при _ .03

\_____х

СО ко зп гз ГН гч

гг мс

\_____/

мф	1 ■	сц	нф	нф	яф	нф
СЦ	КЦ \	/								•СЦ
\ /	1 1 «	ЧТ
\	/.	■\	/		\		/		\	/”
	«					гф				гф
\	/	\	/		\		/		\	/
				гф				гф
	гф t		Гф \		/		\		/
	1
/	\	/	\

\ ма X кэ /

мр_мрТ7

ил

П 30 П 30 П 03___ П 03

\в стр_х_млр_х__ио_Х— стр _Х_млр_7~

АД

--------г—ПЭА ---

\ млр_Х_ а

Только на А |

I b й цикл I

X. Ач/

2-й цикл

1-й цикл — ЗД на ЩР, 2-й цикл — 30 и 03 на 1ПС — 2-й («.овмешен с единичным циклом чтений)

Рисунок Ь. I — Временные диаграммы циклов арбитража

св

1

2

3

4

5

6

7

в

9

с

1

2

СП

X

X

X

X

X X

X

X

X

X

X

X

X

X X лрз

X

X

X

X

X X

X X

X

тд

1

1 »

\

/

» t

при

то

1 »

1 1

«

\

дез

1 1

1

1 i

1 1

дм Л

/

\

/

X

даз

I д»э

<

^при X

ДТ

\ ) 1

/

X

со

/

4 1

1 1

\

/

\

♦ »

GU

» t

СЦ

к и

CU

ВЦ

\

/

кц

\

/

«Ц

: си

\

/

«Ц

! <=ч

ЧТ

ЧТ

ЧТ

ЧТ

ЧТ

чг

зп

1

«эп__/

\_ЭП 1 “* 1

_X _

_ЗП .

J

\_Эп

_зл .

/

\ЗП

гз "

\

/

\

/ 1 t

\

f

1 1

\

/■

t <

“\

/

Гф

гф

ГН

/

\

/

\

/

1 »

\

/

i t

\

/~

гф

1 «

гч

1 » <

1 1

гф

\

/ 1 »

гф

1 « 1

Гф

гг

/

\

/

\

/

\

ГОСТ Г 50833-95

мс	\еа Х кэ	X ма х кА х на / \КЗ X ип X ма X «3 X ип	—Х_аи_Х _
МГ_Х_мр Д.Х_мр	M-NP ЛХ_МР	дХ .МО дX ..MD о X мр	Д_ХХХХХХХ_ыр д.Х.	ир	Д-Х—мр а __
						П 30
ИП	лди/	1 1	\пди/ !	T7^Z7---Г		\__ стр X __

АД V а X » Х а Кд X а X дГ X д2 х"~а X ип 5Г7 X а Хип X

1-Й цикл | 2-и цикл | 3-й цикл | 4-й цикл | 5-и цикл ...

1-и цикл — передача ВТЛ (бет данных); 2-и цикл — единичным цикл передачи данных Vn никл — множественный |рупповон никл передачи данных. 4-и цикл — цикл передачи совмещаемый с циклим арбитража vh цикл — передача сооишения (состоящею из загмлиика) сопмсшаем.ш с циклом арбпгр.1жа 30

Рисунок Б 2 — Основные ишы циклов ил ШС

св

1

2

3

4

5

в

7

8 9

СП

X

X

X

X

X

X

X

X

X X

X

X

X

X

X X X X

прз

< —

прз

ТД

/

/

при

ТО

« • »

\

—г~ 1

/

дм

\

/

X

двз

двз

ДВЗ

1

ДТ \

/

1

X

/

ч

X "₽и/

•

1

со"\

/

X

/

/

СЦ

1 1

СЦ

1 t

СЦ

ко \

кц

X

/

КЦ

X

/

КЦ

зп \_

чт

ЧТ

ЧТ

ЧТ

ЧТ

. ЗП_

J

1

зп_х

- 3"

_Х _

зп /

-30_/

гз

\

/

X

/

X

/

X

/

1 4

гф

» «

ГН

\

/

X

/

X

/

X

/

___________________________________ Гф _______________________ гф

гч	гф	1 »	\	/	гф	1 а 1	гф X	/
гг	/	X		/		\	/ X
мс х.	ма X кз__	-X—	.ма__км2 _Х_кмЗ	кз__	мэ,	X КЗ	/
	мр а		мр а мр а мр а			Мр	а мр а
МР_Х_	_мр д к _мр а.	_х_	мр д Х_мр д X мр Д_Х	мр В_	_Х_ мр	д х_мр Д X _	_мр а___
	л эд			"X	п эд		Л 30	но/
ип	\_стр _	-х _	_Стр_	7---	^С1стр_х.
	п эд				. п зд		П 30
А X-	. «а__X _ млр.	-X-	. ®а1 X. aa2 X oai	— х	млр	_ X. вв_	_ Х_ млр_Х_	ио /
А X а X Д	X	« X д1 X д2	_ X	дЗ	. Х_ а_	х д/
1	1-Л цикл	1	2-й цикл			1	3-й цикл

1-й цикл — единичный цикл передачи данных: 2-й цикл — множественный пикт передачи, совмещаемый с циклом арбитража ЗД (в кгжлой фате обращение по произвольному ВА модулей): 3-й цикл — единичный цикл передачи совмещаемый с пиктом арбитража 30

Рисунок Ь.З — Основные тины циклов на ШР

а)

св	1 2		3		4	5	6 7	в 9
СП	XXX	X	X	X	X	X х	X X X х	X X X X X
со"\		г		\			/
	сц			1	сц
ко~\		/	кц	\			/	кц
зп" \		/		\ I		X	/
ГЗ		\		/		\	/	\ /
			гф	1			гф
ГН	'—\						\	/ гф

гч ; \

I

НД \_ 1фо_______/ 2фо

А \ да ~~7 \ tai X «м2

А * X л лп X < Х~д ant X Д лл2 /

| 1-Й цикл } 2-й цикл

со __/

сц •

ко~\______/ к« \

зл

гз \ 7 ‘ \

гф • мт

ГН \______________/ \

__

ГЧ ; \____1\

нс * \.'фн_7 \____2<*n1

А \ ад / \ ва1 X »а2 2

Д\_ a f Л д чтХХХХХХХ а X л чт! X д чт2

| 1-й цикл | 2-й цикл

О McxieiiHHH ъиитчик (I и пику \к\гъ.ннни исгютник if (2 it цикл) G) меггенннй испочнитет (1 Й ЦИКЛ) МеДЛчНННЙ ситчик (2-й цикл)

Рисунок Б 4 Временные диаграммы сипшоб на ШР при различном быстродеиивии задатчика и исполнителя

Св __I_ __2_ _3_ _4_ _5__ В_ 7_ _8_ __9_

СП _х_х_х_х_х_х(_х_х_х_х_х_х_х_х_х_х_х_х

тд прз_____________/---------------------------------------------

♦

__ I

ДМ_/ДВЗ \

дт-\	-Х-"₽Э	/	----1—	\	/
со			t 1		нф
			t	сц
ко“\		/	кц \	/		\	/	кц
эп \	/		1 1	\		- X-	/
гз	\	/	1 1	\		/	\
	гф				гф
ГН	\		1 t	\		/	\	\	/
			гф •				гф
гч			'/			\	____/	Гф

1J '

I _ нт ______ _

гг_____________________________________________/_____/ \_____

МС \__ ма_/ \_ ка _ X_ма . 1	7
X ма аХХХХХХХ МО аХыр д Хмр а ,
л ля п за
ИП \_ пди _ Х_ стр _Х _ млр_/	\п 30 J

*Д \ _ а X _ д ЗпХ. д	мт X а Xя		\ Л ЗП	—7
•	1
НС	/ 1
НД	\ х	/
| 1-й цикл	1		2-й цикл

1-й никл — в цикле • шпись-чтенне-проверка». щкончикшемся лиатосшческими сигналами НС - НД ” 1: 2-й цикл — R цикле «чтенне-модификаииЯ'Лапись» (с диагностикой НД — I в <рцте обращения). в середине которого проходит арбитраж 30 с участием медленного исполнителя: хихатчик на время модификации данных вставляет их левые фаты для работы шины приоритета

Рисунок Б.5 — Временные диаграммы сигналов на ШС

СВ _7__

СП X Х_Х XXXXXXXX Х_Х XXX х_х

дм

/

\

/

\

/

/-----------

дт

\

/

со

ко

кц

KU

кц

«ц

СЦ

сц

СЦ

зп

\

/

\

/

— \

/

\

/

гз

\

/

\

/

\

/

"\

/

гф

гф

гф

Гф

ГН

\

/

\

/

\

/

\

/

гг

/

\

/

\

/

\

/~

/ \

ИП \ И31 /

. *31 у-----V из1 У \ иа1 X п зД 7

АЛ а1 _/ \ а2 X Д1 X аЗ ”Х Д2 X ал / \ дЗ Z

Рисунок Б.6 — Временные диаграммы расщепленных циклов 'пения, проводимых одним задатчиком

/пер ПРК \

дм \____________/

дт

__ дез

_ _ л^>и ___________

\_____X

со

_ сц ______ сц

КО \_____/ кц \ ____________________/ кц

ЗЛ“\____/ \_____________________________________/

ГЗ \_____/ \_____/ \_____/ \_____/

ГН	\ ** /		/	\ сф	/	\ / ГФ
гч		гф	\	/	\	/ ГФ \	/

ГГ_________________________/ \______________________/ \_________

мс \ ле Ххз01 X ~ПД Хкм01 _ХкмОО^ХкмО! ХкмОО вХимО1 вХгзОО~^/

ИП

\ ИДИ—/

*Д\а леоХпб-1 Ха пок X Д1 Хд2 Х дЗ X д4 X Д5 X дб /

СМ-ПЕР -J

I—

КО-ПЕР I

СМ-ПРК

КО-ПРК

Рисунок Б.7 — Временные диаграммы сигналов в двухадресном групповом цикле передачи с расслоением памяти, в 1ечение которого также проходит арбитраж 30

Кадр с:	1 7 1 e 1 5 1 4 1 3 1 2 1 ’ 1 0 1 ЧБ 1 ни 1
а) нарастающим	1----L J---1 _ _ ГЫ--1_П_
б) спадающим синхроимпульсом	----~|- > '<___I’Ll LTI______ зтт 0 1 0 0 I t

Рисунок Б.8 — Синхронизация и кодирование битов информации на последовательной магистрали

а) выход задатчика Выход

• в / 1

хц <-1

0 тп

а \0/*у | —>:

о

4 \О/ 4

хц. У|

0

а р \0/

КЦ У|

0

\°/ •

испол-

1 ♦

•

0 4

«

4 а

»

1 •

•

•

4 •

•

* 4

•

• а

*

« •

кителя

тл

•

<-

•

4

в

Входы

кц

кц

кц

кц

модулей

/

И

0

\°/

4

0

\°/

у|

о

\°/

у|

о

б)

•

»

•

а

4

Выход

а

30

ЧТ ил

кц

кц

задат-

/

у|

0

\°/

У1

\О/

и

/

и

0

\°/

чиха

•

4

i

Выход

30

испол-

а а

4

4 а

\\/w\

\ ИП|

0 14

а а

f

мигала

•

а

4

Входы

а зо

ЧТ.

мл

30

кц

кц

модулей

/

4

0

\°/

У\

ИП(

0 [*/

4

О

в)

9

4 4

• »

4

Выход

зл

КЦ

КЦ

кц

задат-

/

У|

А

\О/

и

Д

1 /

*1

0

1 /

у|

0

\°/

•

•

Выход

• а

• »

ИСПОЛ-

1

- VI

•

-\ ч

кителя

•

а

а 1

4 »

Входы

ап

км

кц

кц

модулей

/

у1

А

и

д

W

*1

0

V/

*1

О

г)

♦ а

4 3

а

• 4

а

Выходы

ЧТ

ЭЛ

кц

кц.

задат-

/

и

А

\0/

и

/

*1

дз

1 /

*1

0

\°|

чика

•

0

• а

Выходы

испол-

/ Д ЧТ

14

VI

нителя

в

4

•

•

Входы

чТ

on

KU

КЦ

модулей

/

У|

А

\0/

и

ДЧТ

|к/

*1

дзл

W

И

о

А)

• »

а а

•

«

4

Выходы

4t

«и

СЦ

кц

задат-

/

п

А1

\°/

и

/

и

А2

1 /

и

/

чика

Омходы

зФ

Зф

испол-

\

0

14

VI

\

ДЧ

14

иителя

•

•

Входы

ЧТ

KU

Эф

ки

Зф кц

модулей

/

у1

А1

\°/

у\

0

|

У|

А2

у/

у\

Дч

<—

ЗФ

>;

/ - нарастивший синхросигнал (сдатчик)

\ — спадающий синхросигнал (исполнителе)

| окончание юшра или его начало без синхросигнала з) свободн.ы магистрали б) никл ынны\ д) никл чтения данных с задержкой гн перед in и

Рисунок Б 9 — Формат и чрукгура кадров на последовшельнои м<пис1рали

пп	пд	ПС
	2РД	сз
1РД	мт 'пз" БЗ ~ УЗ

* 1 страница

* 1/2 страницы

* 1/4 страницы

N битов

Селектируемый адрес

Единицы

N битов

Селектируемый	1	Нули
адрес

Базовый адрес

N битов

Селектируемый адрес

Нули

39, 31, 24 или 15р

Ор

Рисунок Б. 10 — Расположение регистров в зоне ВА модуля

УДК 681 327 8.006 354 ОКС 33.180.30 Э65 ОКСТУ 4042

Ключевые слова, система, интерфейс МСИ, логическая организация, логические средства, модуль, магистраль, шина, линия, сигнал, протокол, арбитраж, передача данных, диагностирование, инициализация

Редактор Л В Афанасенко Технический редактор 7/ А Кузнецова Корректор Т А Васильева Компьютерная верстка А Г Хоменко

(д ено r набор 13 12 95 Подписано в леча! ь 31 01 96 У<.л печ л 5 12 Зег кр on 5 24 Уч идд ч 5 OS Тирск 245 С 5И6

ИПК Ихч1геч1ство стандартов 107076 Москва Кочочстнни п«.р 14

ЛР № 021007 от 10 0* 95

И 1ирано в К иужскои типогр фии егшлцпов н I П ЭВМ

Ксчужсксч н1Ли|р1фия стшдаргов VI Московски 256 >*к 2>5Х

ПЛР V 0401U